| 例文 |
Mem1を含む例文一覧と使い方
該当件数 : 11件
Then, the energy from the first memory MEM1 flows into a second memory MEM2 through the switch S and a delay circuit DELAY.例文帳に追加
すると、第一のメモリ（MEM1）からのエネルギーがスイッチ（S)と遅延回路（DELAY）を介して第二のメモリ（MEM2）内に流れる。 - 特許庁
An integrator INT forms the means value VDD_-AV of the supply voltage VDD, and corresponding energy is stored in a first memory MEM1.例文帳に追加
積分器（INT）は電源電圧（VDD）の平均値（VDD_AV）を形成し、対応するエネルギーが第一のメモリ（MEM1）内に蓄積される。 - 特許庁
Next, a fund movement processor A additionally registers the money reception side mail address aaa@bbb.cc.dd into a mailing list mem1@xxx in a money reception side mailing list management table 1.例文帳に追加
次いで、資金移動処理装置Ａは受金側メーリングリスト管理テーブル１にメーリングリストmem1@xxxに受金側メールアドレスaaa@bbb.cc.ddを追加登録する。 - 特許庁
To display a mixed picture of image data stored in an internal memory MEM1 and moving picture data with low power consumption.例文帳に追加
内蔵メモリＭＥＭ１に記憶された画像データと、動画データの混載画面を低消費電力で表示する。 - 特許庁
In a configuration having, for example, a microcomputer [1]MC1 and a system memory MEM1 thereof, and a microcomputer [2]MC2 and a system memory MEM2 thereof, a data relay device PCIC is disposed on a path of data transfer from MEM1 to MEM2.例文帳に追加
例えば、マイコン［１］ＭＣ１およびそのシステムメモリＭＥＭ１と、マイコン［２］ＭＣ２およびそのシステムメモリＭＥＭ２とを備えた構成において、ＭＥＭ１のデータをＭＥＭ２に転送する際の経路上にデータ中継装置ＰＣＩＣを設ける。 - 特許庁
The arithmetic block IP1, for the readout instruction issued at the second time or later, receives readout data of the first time held in the memory block MEM1.例文帳に追加
演算ブロックＩＰ１は、この２回目以降の読み出し命令に際しては、メモリブロックＭＥＭ１が保持している１回目の読み出しデータを受信する。 - 特許庁
Access to the memories MEM1-MEMn is controlled by controlling a test sequence of the memories MEM1-MEMn by a test sequence control part 1 according to the test sequence setting from the outside, and by enabling/disabling chip enable signals CE1-CEn by a memory access control part 2 according to instructions from the test sequence control part 1.例文帳に追加
テストシーケンス制御部１が、外部からのテストシーケンス設定に従ってメモリＭＥＭ１〜ＭＥＭｎのテストシーケンスを制御し、メモリアクセス制御部２が、テストシーケンス制御部１からの指示に従ってチップイネーブル信号ＣＥ１〜ＣＥｎの有効／無効を切り替え、メモリＭＥＭ１〜ＭＥＭｎへのアクセスを制御する。 - 特許庁
For instance, a memory startup control block CTRL1 is provided between a memory block MEM1 invariant in access latency represented by an SRAM or the like and an arithmetic block IP1.例文帳に追加
例えば、ＳＲＡＭなどに代表されるアクセスレイテンシ不変のメモリブロックＭＥＭ１と演算ブロックＩＰ１との間にメモリ起動制御ブロックＣＴＲＬ１を設ける。 - 特許庁
A sensor chip (SCHIP1) is provided with sensors (TD1, AS1, PD1 and GS1), an A/D conversion circuit (AD1), a microprocessor (CPU1), a memory (MEM1), a transmission circuit (RF1) and a power generator (CM1).例文帳に追加
センサ（ＴＤ１，ＡＳ１，ＰＤ１，ＧＳ１）、Ａ／Ｄ変換回路（ＡＤ１）、マイクロプロセッサ（ＣＰＵ１）、メモリ（ＭＥＭ１）、送信回路（ＲＦ１）、及び、電力発生装置（ＣＭ１）を備えたセンサチップ（ＳＣＨＩＰ１）を構成する。 - 特許庁
When a plurality of memory parts MEM1 are tested, test input data (DIN_T, ADR_T, CS_T, RW_T) generated in an inspection circuit BT1 are shifted in order in each register (SF5 to SF8) of a first data shift circuit formed by using a scan flip-flop, and are transferred to each memory part.例文帳に追加
複数のメモリ部ＭＥＭ１のテストを行う際、検査回路ＢＴ１において発生するテスト入力データ（ＤＩＮ＿Ｔ，ＡＤＲ＿Ｔ，ＣＳ＿Ｔ，ＲＷ＿Ｔ）は、スキャンフリップフロップを用いて形成される第１のデータシフト回路の各レジスタ（ＳＦ５〜ＳＦ８）を順にシフトされて、各メモリ部に転送される。 - 特許庁
The memory startup control block CTRL1 interprets an address signal ADDR11 and an instruction signal CMD11 input from the arithmetic block IP1, and when a readout instruction is issued successively two times or more for a same memory address, stops a memory starting signal CLK12 to the memory block MEM1.例文帳に追加
メモリ起動制御ブロックＣＴＲＬ１は、演算ブロックＩＰ１から入力されるアドレス信号ＡＤＤＲ１１と命令信号ＣＭＤ１１を解釈し、同一メモリアドレスに対して２回以上連続して読み出し命令が発行された場合には、メモリブロックＭＥＭ１に対するメモリ起動信号ＣＬＫ１２を停止する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
