「TERNARY LOGIC」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a ternary logic function circuit whereby types of basic circuits for achieving all two variable ternary logic function circuits of 3^3^2=19683 types can remarkably be reduced, the asymmetry of switching times can considerably be decreased, the operating speed of the logic function circuits is improved, and the symmetry of the waveform can be enhanced.例文帳に追加

３^３＾２＝１９６８３種類存在する全ての二変数三値論理関数回路を実現するために必要となる基本回路の種類を著しく削減するとともに、スイッチング時間の非対称性も著しく小さくすることができ、且つ、論理関数回路の動作速度の向上及び波形の対称性の向上を図ることができる三値論理関数回路を提供する。 - 特許庁

To measure accurately ternary judgment of an output state of a memory by operating a memory under actual operation conditions in a semiconductor integrated circuit device (1) comprising a logic mixed memory.例文帳に追加

ロジック混載メモリを含む半導体集積回路装置（１）において、正確にメモリの出力状態の３値判断を実動作条件下においてメモリを動作させて測定する。 - 特許庁

To provide a bus transceiver in which a high speed binary transfer mode for half-duplex binary transfer of data signals is combined with a ternary control transfer mode having a full-duplex dominant logic transmission scheme for full-duplex transfer of control signals.例文帳に追加

データ信号の半二重２進転送用の高速２進転送モードと、制御信号の全二重転送用の全二重ドミナント論理送信方式を有する３進制御転送モードを組み合わせたバス・トランシーバを提供する。 - 特許庁

To provide a bus transceiver, in which a high speed binary transfer mode for half-duplex binary transfer of data signals is combined with a ternary control transfer mode, having a full-duplex dominant logic transmission scheme for full-duplex transfer of control signals.例文帳に追加

本発明は、データ信号の半二重２進転送用の高速２進転送モードと、制御信号の全二重転送用の全二重ドミナント論理送信方式を有する３進制御転送モードを組み合わせたバス・トランシーバを提供する。 - 特許庁

A nonvolatile semiconductor memory is an EEPROM provided with a memory cell having electric charges accumulating section which can store ternary data and a data circuit storing temporarily write data, the data circuit is constituted of three NOR logic circuits having two input terminals.例文帳に追加

３値データ記憶可能な電荷蓄積部を有するメモリセルと、書き込みデータを一時的に記憶するデータ回路を備えたＥＥＰＲＯＭであって、データ回路は２個の入力端子を有する３個のＮＯＲ論理回路から構成される。 - 特許庁

The output terminal is connected to the collector of one transistor Q1 between the two transistors Q1 and Q3, and three different current values can be outputted from the output terminal according to three kinds of ternary logic signals to the control input terminal.例文帳に追加

前記２つのトランジスタの一方のトランジスタＱ１のコレクタを出力端子に接続することにより、前記制御入力端子への３種類の３値論理信号に応じて前記出力端子から３種類の電流値の出力を可能とした。 - 特許庁