| 例文 |
asynchronizedを含む例文一覧と使い方
該当件数 : 9件
METHOD AND APPARATUS FOR ADAPTIVE BIT RATE CONTROL IN ASYNCHRONIZED ENCODING SYSTEM例文帳に追加
非同期コード化システムにおける適応性ビットレート制御のための方法および装置 - 特許庁
To establish re-synchronization even if a concealing processing of a radio base station apparatus and that of a terminal is asynchronized.例文帳に追加
無線基地局装置と端末との秘匿処理の同期がずれても、再同期をとることができる。 - 特許庁
To provide an appropriate method for controlling an output bit rate of an encoded bit stream in an asynchronized encoding system.例文帳に追加
非同期コード化システムにおいて、コード化ビットストリームの出力ビットレートを制御する好適な方法を提供すること。 - 特許庁
The first half of the training symbols are correlated with the second half to determine a coarse index which is used to adjust an asynchronized OFDM.例文帳に追加
トレーニングシンボルの第1の半分が第2の半分と相関をとられ、同期していないOFDMを調整するために用いられる粗い指標が決定される。 - 特許庁
In the digital PLL device, the number of changed points of an asynchronized signal inputted in the period between each of clocks of the N-phase clock is detected, and the phase error is discriminated from the number of changed points.例文帳に追加
このデジタルPLL装置において、N相クロックの各クロックの間の期間における入力された非同期信号の変化点の数を検出し、変化点の数から位相誤差を判定する。 - 特許庁
The ECU 30 uses a carrier signal, where the frequency is the same and the phase is asynchronized, for generating the signals PWC 1, PWC 2; and outputs the generated signals PWC 1, PWC 2 to the converters 10, 12, respectively.例文帳に追加
ECU30は、同じ周波数を有し、かつ、位相が非同期化されたキャリア信号を用いて信号PWC1,PWC2を生成し、その生成した信号PWC1,PWC2をコンバータ10,12へそれぞれ出力する。 - 特許庁
The present invention relates to a method for controlling an output bit rate of an encoded bit stream in an asynchronized encoding system, the asynchronizing encoding system including a video compression engine which has a first clock and outputs a bit stream at a first rate, and a video encoder which has a second clock and outputs a bit stream at a second rate.例文帳に追加
非同期コード化システムにおいて、コード化ビットストリームの出力ビットレートを制御する方法であって、該非同期コード化システムは、第1のクロックを有し、ビットストリームを第1のレートで出力するビデオ圧縮エンジンと、第2のクロックを有し、ビットストリームを第2のレートで出力するビデオエンコーダとを含む。 - 特許庁
The testing method comprises the means of outputting a 1st test control signal from a tester to the IC chip; conducting test by each IC chip using an asynchronized method; outputting a 2nd result request signal from the voltmeter to the IC chip, after outputting the 1st control signal and following a prescribed time interval; and making all the chips to respond synchronously when the 2nd control signals are received.例文帳に追加
その方法は、集積回路チップに対してテスタ側で第1の試験制御信号を送出し、各集積回路チップによって試験を非同期化された方法で実行させ、前記第1の制御信号の送出に続く所定の時間間隔の後、集積回路チップへ第2の結果要求制御信号をテスタ側で送出し、前記第2の制御信号を受信すると、すべてのチップを同期して応答させる手段を含む。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|