「at zero G」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The pointer 20 rotated to return-to-zero direction X by the rotation of a step motor M, the speed of which is reduced by a speed reduction gear mechanism G is stopped by a stopper mechanism S at a stop position within a predetermined range from the zero position indicating the zero value in the return-to-zero direction X.例文帳に追加

ステップモータＭの回転が減速歯車機構Ｇにより減速伝達されることで帰零方向Ｘへ回転駆動される指針２０は、零値を指示する零位置から帰零方向Ｘの所定範囲内となるストッパ位置にて、ストッパ機構Ｓにより停止させられる。 - 特許庁

To increase the minimum light intensity out of light intensities to a maximum out of five light spots when a laser beam from a semiconductor laser is diffracted by a diffraction grating face on a diffraction grating plate so as to generate zero-order diffracted light to second-order diffracted light in such a way that the five light spots are generated from the diffracted lights so as to be shone at different places on an optical disk.例文帳に追加

半導体レーザ12からのレーザ光を回折格子板18の回折格子面20により回折して、０〜２次の回折光を生成し、これらより５個の光スポットM，E，F，G，Hを生成して、光ディスク34の異なるトラック部位へ照射する光ピックアップ装置10において、光スポットM，E，F，G，Hの内で光強度の最小のものの光強度を最大現、引き上げる。 - 特許庁

At such a time, a two-input NAND circuit 5 outputs a register clear signal G, registers 33 and 34 on the feedback side of the digital filter part 3 are cleared, output signals B thereof are turned to zero data and the coefficient value D of the attenuator part 4 is returned to 1.例文帳に追加

このとき、２入力ＮＡＮＤ回路５がレジスタクリア信号Ｇを出力し、ディジタルフィルタ部３の帰還側のレジスタ３３，３４をクリアしてその出力信号Ｂをゼロデータにし、かつアッテネータ部４の係数値Ｄを１に戻す。 - 特許庁

The sound pressure of sound emitted from the back of a stereo speaker 18 is detected by the microphone 22, and a gain G is adjusted by an amplification part 30 on the basis of the sound pressure so that a sound impedance at the opening 14 for heat venting becomes zero, and thus the control sound emitted from the control speaker 20 is controlled.例文帳に追加

ステレオスピーカ１８背面から放射された音がマイクロホン２２でその音圧が検出され、その音圧に基づいて排熱用開口部１４での音響インピーダンスがゼロになるように、増幅部３０でゲインＧが調整されて制御用スピーカ２０から放出される制御音が制御される。 - 特許庁

By making the output X zero for a latch 33 at the time of frequency pull-in, based on a phase error signal E, the oscillation clock frequency of a VFO(variable frequency oscillator) is controlled by using the result of the addition of the output G of a constant multiplier 31 and the output Y of an accumulator 34 which is the accumulated result of the output of another constant multiplier 32.例文帳に追加

周波数引き込み動作時にはイネーブル付きラッチ３３の出力Ｘを０にすることで、位相誤差信号Ｅに基づき、定数乗算器３１の出力Ｇと、他の定数乗算器３２の出力の累算結果であるアキュムレータ３４の出力Ｙとの加算の結果を用いて、ＶＦＯ（可変周波数発振器）の発振クロック周波数を制御する。 - 特許庁