| 例文 |
code synchronizationの部分一致の例文一覧と使い方
該当件数 : 310件
When there is a bit pattern identical to a frame synchronization pattern at a predetermined position of a TS packet, a transmission apparatus 2-1 replaces the bit pattern by a bit pattern computed by using a spread code to store the computed pattern in a data slot, and gives data replacement information indicating the replacement to a TSMF header to transmit the information.例文帳に追加
送信装置２−１は、ＴＳパケットの所定位置に、フレーム同期パターンと同じビットパターンが存在する場合、そのビットパターンを、拡散符号を用いて演算したビットパターンに置き換えてデータスロットに格納し、置き換えたことを示すデータ置き換え情報をＴＳＭＦヘッダに付与して送信する。 - 特許庁
A second radar transmission section periodically transmits a second radar transmission signal with a second transmission period under a control of a second transmission code control section, based on a second transmission trigger signal created by a second transmission trigger signal creation section after a lapse of second delay time from the reception time of the synchronization establishment signal.例文帳に追加
第２レーダ送信部は、第２送信トリガ信号生成部が当該同期確立信号の受信時から第２遅延時間経過後に生成された第２送信トリガ信号に基づいて、第２送信符号制御部の制御の下で、第２レーダ送信信号を第２送信周期で周期的に送信する。 - 特許庁
Furthermore, in order to facilitate synchronization acquisition of a spread code and a received signal in the case of restoration from sleep state to the normal operating state, a sleep period measurement section 106 measures sleep period, by using a sleep clock and converts the sleep period into the number of system clocks using a clock ratio measured by a clock ratio measurement section 108.例文帳に追加
また、スリープ状態から通常動作状態へ復帰するときの、拡散符号と受信信号の同期捕捉を容易にするために、スリープ期間測定部１０６はスリープ期間をスリープクロックにより測定し、それをクロック比測定部１０８が測定したクロック比を用いてシステムクロック数に換算する。 - 特許庁
A counter circuit 5 counts the number of times when the prediction signal and the synchronization code detection signal are received with coincidence, a comparator circuit 7 compares the count of the counter circuit 5 with a register value of a register circuit 6 and a prediction control circuit 8 outputs a prediction control signal under a prescribed condition from the comparison result.例文帳に追加
その予測信号と同期コード検出信号とが一致して入力された回数をカウンタ回路５がカウントし、比較回路７がカウンタ回路５のカウント値とレジスタ回路６のレジスタ値を比較し、その比較結果から、予測制御回路８が所定の条件で予測制御信号を出力する。 - 特許庁
The spread spectrum receiver taking the timing synchronization of a received spread signal by using the matched filter is provided with the matched filter 1 without over-sampling for executing the correlation arithmetic of the received spread signal and a reference code and an interpolation device 2 for interpolating the output of the matched filter with N-fold (N is an integer ≥1) over sampling timing.例文帳に追加
マッチドフィルタを用いて受信拡散信号のタイミング同期をとるスペクトル拡散受信装置において、受信拡散信号と参照符号の相関演算を行なうオーバサンプルなしのマッチドフィルタ１と、前記マッチドフィルタ出力を、Ｎ倍（Ｎは１以上の整数）オーバサンプルタイミングで補間する補間装置２と、を備えることを特徴とする。 - 特許庁
A synchronized frame includes the synchronizing signal and a run length limited code and the synchronizing signal includes a synchronization pattern consisting of a bit pattern with run length larger than the maximum run length and an additional bit pattern with the run length longer than the minimum run length arranged in the rear of the bit pattern when the digital data is stored in a sector consisting of a plurality of synchronized frames and successively transmitted.例文帳に追加
ディジタルデータを複数の同期フレームからなるセクタに収容して順次伝送する際に同期フレームは同期信号とランレングスリミテッドコードとを含み、同期信号は最大ランレングスよりも大なるランレングスのビットパターンとその後方に配置された最小ランレングスよりも長いランレングスの付加ビットパターンとからなる同期パターンを含む。 - 特許庁
A sync code SY0 of 32 bits indicating start of a sector consisting of a synchronization signal and user data has two Sync States (Primary Sync State and Secondary Sync State), each Sync State has State 1 or State 2 and State 3 or State 4 in which polarization of recorded data is reversed.例文帳に追加
同期信号及びユーザデータからなるセクタの開始を示す３２ビットのシンクコードＳＹ０は、２つのＳｙｎｃ Ｓｔａｔｅ（Ｐｒｉｍａｒｙ Ｓｙｎｃ ＳｔａｔｅとＳｅｃｏｎｄａｒｙ Ｓｙｎｃ Ｓｔａｔｅ）とを有し、各Ｓｙｎｃ Ｓｔａｔｅは、Ｓｔａｔｅ１ ｏｒ Ｓｔａｔｅ２と、その記録データの極性を反転させたＳｔａｔｅ３ ｏｒ Ｓｔａｔｅ４とを有している。 - 特許庁
The orthogonal frequency division multiplex(OFDM) receiver is synchronized with a receiving signal during one short code of the preamble of an OFDM signal using a timing synchronization circuit for deriving the timing information from a timing component generated by a constellation processing circuit which generates the timing component from a frequency region component obtained by Fourier transforming the OFDM signal.例文帳に追加
直交周波数分割多重化（ＯＦＤＭ）受信器は、ＯＦＤＭ信号にフーリエ変換を行うことにより得られる周波数領域成分からタイミング成分を発生するコンステレーション処理回路により生み出されるタイミング成分からタイミング情報を引き出すタイミング同期回路を使用して、ＯＦＤＭ信号のプリアンブルの短符号のうちの１つの間に受信信号と同期される。 - 特許庁
In a base station 101, a combine processor 111 combines user equipment specific information, such as power control commands or synchronization information, for a plurality of user equipment (UE) 103 and encodes the combined user equipment specific information and a transceiver 109 transmits the combined user equipment specific information in a minimum transmission resource unit of the cellular communication system, the minimum transmission resource unit being a single channelization code in a single time slot.例文帳に追加
基地局１０１は、複数のユーザ装置（ＵＥ）１０３に対するパワー制御コマンドや同期情報などのユーザ装置固有情報を、合成プロセッサ１１１により合成してユーザ装置固有情報を符号化し、トランシーバ１０９が、セルラー通信システムの１つのタイムスロットにおける１つのチャネリゼイションコードなどの最小伝送リソース単位により、合成されたユーザ装置固有情報を伝送する。 - 特許庁
The turbo decoder has an interleave pattern generation means 11 for sequentially generating the interleave pattern of an order that should be provided for interleave to be carried out based on a basic interleave pattern in a decoding process in synchronization with decoding for each coding block in a turbo code, and a decoding means 12 for sequentially performing decoding for each coding block by applying the interleave pattern that is generated by the interleave pattern generation means 11.例文帳に追加
ターボ符号の符号ブロック毎の復号化に同期して、その復号化の過程で行われるべきインタリーブに供されるべき次数のインタリーブパターンを基本のインタリーブパターンに基づいて順次生成するインタリーブパターン生成手段１１と、インタリーブパターン生成手段１１によって生成されたインタリーブパターンを適用することによって、符号ブロック毎の復号化を順次行う復号化手段１２とを備えて構成される。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
