1016万例文収録!

「column shifter」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > column shifterに関連した英語例文

セーフサーチ:オフ

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

column shifterの部分一致の例文一覧と使い方

該当件数 : 5



例文

In the exposure system, a mask 30 on which the pattern of an inscribing numeric or symbol is drawn is selected, and exposure is conducted by a mask storage controller 22 and a mask shifter 23 at every column of wafer-discrimination information.例文帳に追加

露光装置は、ウエハ識別情報の各桁毎に、マスク格納コントローラ22およびマスク移載機23によって、記入する数字または記号のパターンが描画されたマスク30を選択して露光を行う。 - 特許庁

In the destuff circuit, after invalid data included in each data signal assigned to a plurality of lanes in a stuff shifter 10 is collected to one side within the same column, then in a data rotator 30, the number of stuffs of the respective data signals of each column is detected, and the data of the respective columns are operated to rotate in one direction, according to the detection results.例文帳に追加

デスタッフ回路は、スタッフ移動部10において、複数のレーンに割り当てられた各データ信号に含まれる無効データを同じ列内の片側に集めた後に、データ回転部30において、各データ信号の列ごとのスタッフの個数を検出し、該検出結果に応じて各列のデータを一方向に回転操作する。 - 特許庁

A shifter circuit 10A controls a connection relation among global data input/output lines GIOQm GION and GIOSO according to control signals SA0 to SA3 generated from a high order address FA<3:2> for specifying a normal column block NC1 including a defect memory cell MCA and a spare column block enable signal FAE, and performs saving based on shift redundancy.例文帳に追加

シフタ回路10Aは、不良メモリセルMCAを含むノーマルカラムブロックNC1を特定する上位アドレスFA<3:2>とスペアカラムブロックイネーブル信号FAEとから生成された制御信号SA0〜SA3に応じてグローバルデータ入出力線GIOQとGIONおよびGIOS0との接続関係を制御し、シフトリダンダンシによる救済を行なう。 - 特許庁

A shifter circuit 10B saves a defective spare memory cell by controlling a connection relation among a bit line BLN, a spare bit line BLSO and a bit line BLQ according to control signals SB0 to SB3 generated from a low order address FB<1:0> for specifying a bit line BLN1 including a defective spare memory cell SMCB and a spare column enable signal FBE.例文帳に追加

シフタ回路10Bは、不良スペアメモリセルSMCBを含むビット線BLN1を特定する下位アドレスFB<1:0>とスペアカラムイネーブル信号FBEとから生成された制御信号SB0〜SB3に応じてビット線BLNおよびスペアビット線BLS0とビット線BLQとの接続関係を制御することによって、不良スペアメモリセルの救済を行なう。 - 特許庁

例文

In a pixel drive control circuit section for drive controlling each of pixels of a pixel array section 2 via a level shifter circuit 33 to perform pixel signal readout, when pixel thinning signal readout is performed to select pixels in units of rows or columns from the pixel array section 2 and reading the pixel signals, a non-readout pixel row or a non-readout pixel column not to be selected by the thinning readout control is reset.例文帳に追加

画素アレイ部2の各画素をレベルシフタ回路33を介して駆動制御して画素信号の読み出しを行う画素駆動制御回路部において、画素アレイ部2の行単位または列単位で選択し、画素信号の読み出しを行う間引き読み出し制御を行う場合に、この間引き読み出し制御によって選択されない非読出し画素行または非読出し画素列をリセットする。 - 特許庁


索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS