「counting down circuit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The turning angle of a tire 3 is obtained by counting the output pulse of the steering angle sensor 13 by a second up-down counter circuit.例文帳に追加

タイヤ３の操向角度は、操舵角センサ１３の出力パルスをアップダウンカウンタ回路で計数して求める。 - 特許庁

When the input offset voltage of a comparator CMP is detected, a counter circuit 12 conducts both up-counting and down-counting operations of a clock signal CLK.例文帳に追加

コンパレータＣＭＰの入力オフセット電圧を検出する際，カウンタ回路１２は，クロック信号ＣＬＫのアップカウント動作とダウンカウント動作を両方行う。 - 特許庁

A judgement result of pass/fail is obtained in such a manner that the delay time of the delay circuit 12 is varied by counting up or counting down the count value of the deskew counter 20.例文帳に追加

このデスキューカウンタ２０のカウント値をカウントアップ又はカウントダウンさせて遅延回路１２の遅延時間を可変させつつ、パス／フェイルの判定結果を得る。 - 特許庁

A counter 42 for counting the number of times of the pen down in compliance with the output of a pen down determination circuit 30 is provided, and a reference value PDL of a comparator 34 is increased when the number of times of the pen down reaches a predetermined value, thereby increasing a sensitivity of the pen down determination circuit 30.例文帳に追加

ペンダウン判定回路３０の出力に応じてペンダウンの回数をカウントするカウンタ４２を設け、ペンダウンの回数が所定回数に達したとき比較器３４の基準値ＰＤＬを上げ、これによりペンダウン判定回路３０の感度を上げる。 - 特許庁

In the counter 29, an enable signal EN from a decode circuit 28 is used as a permission pulse of down-counting, and a quinary count value is imparted from a counter 27 to the decode circuit 28.例文帳に追加

カウンタ２９は、デコード回路２８からのイネーブル信号ＥＮをダウンカウントの許可パルスとし、そのデコード回路２８にはカウンタ２７から５進カウント値が与えられている。 - 特許庁

A count control circuit (41) sets a unit for counting of a count circuit (37) in a minimum value if the state of down instruction signal changes from the state of activated to the state of non-activated.例文帳に追加

カウント制御回路（４１）はダウン指示信号が活性状態から非活性状態となると、カウント回路（３７）のカウント単位を最小値に設定する。 - 特許庁

When a photographing start switch is turned on, a system control circuit 34 starts counting down a set time and displays the time elapsed on a picture of a display device 46.例文帳に追加

撮影開始スイッチがオンになると、システム制御回路３４は、設定時間のカウントダウンを開始し、表示装置４６の画面上に経過時間を表示する。 - 特許庁

A forced power-off circuit starts counting when the power supply key is pressed down, and outputs INTb signal (mask-impossible interruption signal) when the count value reaches N corresponding to (n+m) seconds.例文帳に追加

強制電源オフ回路は、電源キーが押下されるとカウントを開始し、カウント値が（ｎ＋ｍ）秒に相当するＮになったら、ＣＰＵにＩＮＴｂ信号（マスク不能割込信号）を出力する。 - 特許庁

An up/down counter 40 performs counting based on a detection signal and an encoder signal, and a set signal generating circuit 421 and a clear signal generating circuit 431 deliver pulse signals to an HV signal generating circuit 441 when it gets to a specified count.例文帳に追加

アップダウンカウンタ４０は検知信号及びエンコーダ信号に基づいてカウントを行い、ｓｅｔ信号生成回路４２１及びｃｌｅａｒ信号生成回路４３１は所定のカウント値に時にパルス信号をＨＶ信号生成回路４４１に出力する。 - 特許庁

The detection circuit 15 comprises a full-wave rectification circuit for rectifying an output of a gain control amplifier, a comparator for comparing an output of the full-wave rectification circuit with prescribed threshold voltage, an up/down counter for switching counting directions according to an output of the comparator and a D/A converter circuit for converting an output of the up/down counter into direct current voltage.例文帳に追加

検波回路１５は、利得制御増幅器の出力を整流する全波整流回路と、全波整流回路の出力を所定の閾値電圧と比較する比較器と、比較器の出力でカウント方向を切り換えるアップダウンカウンタと、アップダウンカウンタの出力を直流電圧に変換するＤ／Ａ変換回路とで構成する。 - 特許庁

A counter 24 executes counting based on the up-pulse or the down-pulse, an H-side and L-side comparators 25, 26 and an AND-circuit 27 invert a logic of the Z-phase output pulse from a L-level to an H-level in a period when a counted value comes between the first and second determination values.例文帳に追加

カウンタ２４は、アップパルス又はダウンパルスに基づいて計数を実施し、Ｈ側及びＬ側コンパレータ２５，２６及びアンド回路２７は、そのカウント値が第１及び第２判定値間となる期間においてＺ相出力パルスの論理をＬからＨレベルに反転させる。 - 特許庁