1016万例文収録!

「ddq」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > ddqに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

ddqを含む例文一覧と使い方

該当件数 : 13



例文

A static power current IDDQ is measured at a plurality of strobe points with application of a test signal to a CMOS integrated circuit 50 under test.例文帳に追加

試験対象のCMOS集積回路50にテスト信号を印加して静止電源電流I_DDQ を複数のストローブ点で測定する。 - 特許庁

To provide a reference voltage generation system provided with a reference voltage generating circuit for generating reference voltage from power voltage for output buffer.例文帳に追加

出力バッファ用電源電圧V_DDQから基準電圧を生成する基準電圧発生回路を備える基準電圧生成システムを提供する。 - 特許庁

A chip 1 is provided with a power source terminal TDD used for both power supply in normal use and power supply in IDDq testing.例文帳に追加

チップ1は、通常使用時の電力供給とI_DDq テスト時の電力供給とに共用される電源端子T_DDを備えている。 - 特許庁

To enable accurate failure determination by measuring I_DDQ of a static state even when being a small value without receiving influence of noise or the like.例文帳に追加

ノイズ等の影響を受けずに小さい値であっても静止状態のI_DDQを測定することができ、正確な故障判定を可能にする。 - 特許庁

例文

The carrier board 2 is a multilayer wiring board composed of three laminated wiring boards 2a to 2c on which four layers of wiring are formed, a power supply plane PVDD which supplies a power supply voltage VDD and a power supply plane PVDDQ which supplies a power supply voltage VDDQ are formed on a wiring layer between the wiring boards 2a and 2b.例文帳に追加

キャリア基板2は、3層の配線基板2a〜2cが積層され、4層の配線層が形成された多層配線基板からなり、配線基板2a,2b間の配線層には、電源電圧V_DDを供給する電源プレーンPV_DD、および電源電圧V_DDQ を供給する電源プレーンPV_DDQ が形成される。 - 特許庁


例文

About nondefective CMOS integrated circuits 50, fault current estimates PDj=IQj-Rj×Iq corresponding to the strobe points are calculated, based on the mean value ratio Rj of previously calculated static power currents IDDQ at the strobe points, measured values IQj of the static power currents at the strobe points, and the mean value Iq of the measured values IQj.例文帳に追加

良品のCMOS集積回路50について予め算出された前記複数のストローブ点での静止電源電流I_DDQ の平均値比R_j と、前記複数のストローブ点での静止電源電流I_DDQ の測定値I_Qjと、測定値I_Qjの平均値Iq とに基づき、ストローブ点に対応する欠陥電流推定値P_Dj=I_Qj−R_j ×Iq を算出する。 - 特許庁

The method for producing the oligomer of phenols comprises oligomerizing phenol or its derivative in which the o-positions with respect to the phenolic hydroxy group are hydrogen atoms, in the presence of dichlorodicyanobenzoquinone (DDQ).例文帳に追加

本発明は、ジクロロジシアノベンゾキノン(DDQ)の存在下で、フェノール性水酸基のオルト位が水素原子であるフェノール類をオリゴマー化させて、当該フェノール類のオリゴマーを製造する方法に関する。 - 特許庁

A bypass capacitor 5 is connected between the power supply planes PVDD and PVDDQ, by which a power supply can be lessened in impedance and improved in noise resistance by the capacitor 5.例文帳に追加

バイパスコンデンサ5は、電源プレーンPV_DDと電源プレーンPV_DDQ との間に接続されており、このバイパスコンデンサ5によって電源インピーダンスを小さくでき、耐ノイズ性を向上することができる。 - 特許庁

A pentacene derivative (14) is synthesized by dehydrating an unsaturated aliphatic ring of a dihydropentacene derivative (13) with quinones such as DDQ (2,3-dichloro-5,6-diisocyano-1,4-quinone) and chloranil and converting it into an aromatic ring.例文帳に追加

ジヒドロペンタセン誘導体(13)の不飽和脂肪族環をDDQやクロラニルなどのキノン類で脱水素して芳香族環に変換し、ペンタセン誘導体(14)を合成する。 - 特許庁

例文

A noise removing capacitor 5 is mounted on the carrier board 2 of a BGA semiconductor device on which two different power supply voltages VDD and VDDQ are supplied.例文帳に追加

2つの異なる電源電圧V_DD,V_DDQ が供給されるBGA形の半導体装置1のキャリア基板には、ノイズ除去用のバイパスコンデンサ5が実装されている。 - 特許庁

例文

To provide a method requiring no highly sensitive detection circuit and no expensive device in particular, in a method for measuring a current when an integrated circuit having high element density is inspected.例文帳に追加

素子密度の高い集積回路の検査に当っての電流I_DDQ の測定方法であって、特に感度の良い検出回路や高価な装置を必要としない方法を提供する。 - 特許庁

Here the equivalent resistance value of current-voltage converter 11 is set so small a value so that the voltage drop in the case of flowing a maximum stationary power source current IDDq does not exceed an allowable voltage lowering width of the CMOS integrated circuit 2 and the power source current IDD converges sufficiently quicker than normal operation period.例文帳に追加

ここで、電流−電圧変換部11の等価抵抗値は、最大の静止時電源電流I_DDq が流れた場合でも、その電圧降下が、CMOS集積回路2が許容する電圧低下幅を越えず、かつ、通常の動作周期よりも十分速く電源電流I_DDが収束するように、小さな値に設定されている。 - 特許庁

例文

If any fault current estimate PDj greater than the absolute value |E| of an allowable error E in the measured values of the static power currents IDDQ or any fault current estimate PDj smaller than -|E| exists among the calculated fault current estimates PDj, the CMOS integrated circuit 50 under test is judged to be defective.例文帳に追加

算出された欠陥電流推定値P_Djの中に、静止電源電流I_DDQ の測定値の許容誤差Eの絶対値|E|よりも大きい欠陥電流推定値P_Djがある場合、または−|E|よりも小さい欠陥電流推定値P_Djがある場合に、試験対象のCMOS集積回路50を不良品として判定する。 - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS