例文 (5件) |
equivalent bit rateの部分一致の例文一覧と使い方
該当件数 : 5件
MEASUREMENT DEVICE AND METHOD FOR EQUIVALENT CN RATIO AND BIT ERROR RATE例文帳に追加
等価CN比とビット誤り率の測定装置及び方法 - 特許庁
The bit array ADPCM-encoded by the primary encoder 11 is rearranged by the interleaver 12 to increase its redundancy and make the compressibility of the secondary encoder 13 higher, thereby performing conversion to a low bit rate while securing, for example, sound quality equivalent to a 5-bit quantization width.例文帳に追加
1次符号化器11によってADPCM符号化されたビット列を、インタリーバ12によって並べ替えてその冗長度を高め、2次符号化器13での圧縮率を上げることにより、例えば、量子化幅5ビット相当の音質を確保しつつ、低ビットレートに変換することが可能となる。 - 特許庁
To provide a measurement device and method for an equivalent CN ratio or a bit error rate by using a measured value of an OFDM wave and a measurement device easily acquired without the need for transmitting a particular signal.例文帳に追加
特別な信号の送信が必要なく、OFDM波の測定値と入手容易な計測器とを用いて等価CN比またはビット誤り率を計測できる装置及び方法を提供すること。 - 特許庁
A minimum bit error rate reference control circuit 29 equivalent to a control means inputs an impulse response estimate of a transmission path and a signal-to-noise ratio of a receiver, and controls a weighting coefficient of the linear processing circuit 28 under restriction conditions so as to minimize a bit error rate when most likelihood detection is carried out.例文帳に追加
制御手段に相当する最小ビット誤り率規範制御回路29は,伝送路のインパルス応答の推定値と受信機の信号対雑音比を入力し、最尤検出を行った際のビット誤り率を最小にするように,線形処理回路28の重み付け係数を拘束条件の下制御する。 - 特許庁
The receiving circuit generates a plurality of clocks 0 to n whose phases are deviated at an equal interval at a speed equivalent to the bit rate of received serial data 57, samples the received serial data by each clock, and a plurality of register circuits 52_0 to 52_n latch the sampled data.例文帳に追加
受信シリアルデータ57のビットレートと同等のスピードで位相が等間隔にずれた複数のクロック0〜nを生成し、この各クロックで受信シリアルデータをサンプリングしそのデータを、複数のレジスタ回路52_0〜52_nに保持する。 - 特許庁
例文 (5件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |