| 例文 |
interconnection linesの部分一致の例文一覧と使い方
該当件数 : 56件
To provide an interconnection power conditioner having a structure for preventing damage of a switching element constituting an inverter with respect to an indirect lightning stroke between two power supply lines on a commercial power system and between one power supply line or a negative electrode line on a DC input side and ground.例文帳に追加
商用系統側の2本の電源ライン間や、片方の電源ライン或いは直流入力側の負極ラインとアースとの間への誘導雷に対して、インバータを構成するスイッチング素子が破損するのを防止できる構成を備えた系統連系パワーコンディショナを得ること。 - 特許庁
In this method which electrically interconnects microstrip lines 9a and 9b by overlapping a minute electrode on the conductors of the microstrip lines 9a and 9b and pressing the minute electrode with an electrode support 6 made from dielectric, the effect of positional deviation of the minute electrode is reduced by using a rhombic minute electrode 8 instead of a rectangular minute electrode 7 as a minute electrode used for interconnection.例文帳に追加
マイクロストリップ線路9a、9bの導体上に微小電極を重ねて、該微小電極を誘電体からなる電極支え6により押し付けることで、マイクロストリップ線路9a、9bを電気的に相互接続する方法において、相互接続に用いる微小電極として、長方形の微小電極7ではなく、菱形の微小電極8を用いることにより、微小電極の位置ずれの影響を小さくする。 - 特許庁
To provide a method of forming nickel silicide which can reduce the number of processes for forming nickel silicide capable of being used for various purposes in the semiconductor and advanced packaging technology such as formation of gate electrodes, ohmic contacts, interconnection lines, Schottky barrier diode contacts, photovoltaics, solar cells and optoelectronic components.例文帳に追加
半導体及び先端実装技術、例えば、ゲート電極、オーミック接触、相互接続ライン、ショットキー障壁ダイオード接触、光起電力、太陽電池及び光電子部品形成などにおける様々な目的のために使用されうるケイ化ニッケルの形成工程数を削減する形成方法を提供する。 - 特許庁
The device comprises a substrate (10); a plurality of electron emission elements (15) disposed in a matrix shape on the substrate (10); an electron source substrate (52) having a plurality of interconnection lines (Dx) for applying voltages to the plurality of elements; a frame (55) disposed on the source substrate (52); and a phosphor substrate (54) disposed on the frame (55).例文帳に追加
基板(10)と、前記基板上にマトリックス状に配置された複数の電子放出素子(15)と、前記複数の電子放出素子に電圧を印加する複数の配線(Dx)を有する電子源基板(52)、前記電子源基板上に配置された枠体(55)、および、前記枠体上に配置された蛍光体基板(54)を具備する画像形成装置である。 - 特許庁
At connection of a CPU 101 to a CPU controller 102 on a substrate, transmission lines 103 and 104, in which corresponding terminals are away from each other, are connected on a near small substrate surface of low dielectric constant while a transmission line 105 in which corresponding terminals are near each other is connected in a near intermediate interconnection layer of high dielectric constant.例文帳に追加
基板上のCPU101とCPUコントローラ102の結線に際し、対応する端子間が離れている伝送線路103及び104は近傍の比誘電率が小さい基板表面で結線し、一方、対応する端子間が近い伝送線路105は近傍の比誘電率が大きい中層の配線層において結線する。 - 特許庁
The interconnection structure for the semiconductor device, which has: a region arranged so as to comprise at least an interior region; an intermediate region located in at least one side of the interior region; an exterior region arranged in at least one side of the intermediate region so as to face the interior region, comprises one or more pairs of first and second signal lines.例文帳に追加
少なくとも内側領域、内側領域の少なくとも一側に位置された中間領域、及び内側領域と向き合うように中間領域の少なくとも一側に配置された外側領域を含むように配置された領域を有する半導体装置のための相互連結構造は第1及び第2信号ラインの一つ以上の対を含む。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|