クロックドライバの英語

多数のクロックドライバ及び分配網を具備する。例文帳に追加

This lattice-like clock distribution network is provided with multiple clock drivers and a distribution network. - 特許庁

クロックドライバ及び放射ノイズ減衰方法例文帳に追加

CLOCK DRIVER AND METHOD FOR ATTENUATING RADIATION NOISE - 特許庁

クロックドライバは電源間容量に挟まれている。例文帳に追加

The clock driver is held between the power-source capacity. - 特許庁

例えば、クロックドライバー７０は、第１のクロックドライバー７０Ａと、この第１のクロックドライバー７０Ａより高い駆動能力を有する第２のクロックドライバー７０Ｂとを有しており、まず第１のクロックドライバー７０Ａを動作させ、所定時間経過後に、第１のクロックドライバー７０Ａを停止すると共に、第２のクロックドライバー７０Ｂを動作させるように切り換えるようにした。例文帳に追加

For example, the clock driver 70 has a first clock driver and a second clock driver 70B which has higher driving capability than the first clock driver 70A, and at first, the first clock driver 70A is operated, and then after the lapse of a predetermined time, the first clock driver 70A is stopped, and the second clock driver 70B is forced to operate by switching. - 特許庁

クロックドライバ１１〜１４は、クロックツリーを構成し、クロックドライバ１１は第１段目を構成し、クロックドライバ１２、１３および１４は、それぞれ第２段目、第３段目および第４段目を構成する。例文帳に追加

Clock drivers 11-14 constitute a clock tree wherein the clock driver 11 constitutes the first stage and the clock drivers 12, 13 and 14 constitute the second, third and fourth stages, respectively. - 特許庁

第１電源幹線１９の形成と同時にその直下領域に、クロックドライバセル１および電源間容量セル２を配置すると共に、電源間容量セル２をクロックドライバセル１に置き換えて第１電源幹線１９の直下領域にクロックドライバセル１を配置することができる。例文帳に追加

The method can also comprise the steps of arranging the cell 1 and the cell 2 in the region under a first main power line 19 simultaneously when it is formed, and replacing the cell 2 by the cell 1 and arranging the cell 1 in the region under the line 19. - 特許庁

ＡＳＩＣにおいて、同一チップ内で使用される標準的なクロックドライバと同一の構成を有する複数のクロックドライバを直列に接続して構成される遅延モニタ回路と、ドライブ能力が補正可能なクロックドライバとを備える。例文帳に追加

This ASIC is provided with a delay monitor circuit constituted by serially connecting plural clock drivers having the same constitution as that of a standard clock driver to be used in the same chip and the clock drivers whose drive capabilities can be corrected. - 特許庁

クロックドライバ１のＣＬＫ入力端子１ａにはセレクタ２の出力部が接続される。例文帳に追加

To the CLK input terminal 1a of the clock driver 1, the output part of the selector 2 is connected. - 特許庁