クロックパスの英語

運用系の伝送路障害が発生した場合に、ループ網内のクロックパスの閉塞状態を発生させることなく、クロックパスの自動切替えを可能とした従属同期切替方式を得る。例文帳に追加

To obtain a subordinate synchronization changeover system by which automatic changeover of a clock path is attained without causing a block state of the clock path in a loop network on the occurrence of a fault in a transmission line of an active system. - 特許庁

Ｅ系選択信号がＥ系伝送路を一巡して網同期装置１１２、１１４のクロックパス運用系の切り替えが終了すると、自走を停止して、クロックパス運用系をＥ系伝送路に切り替える。例文帳に追加

When the E system selection signal is circulated through the E system transmission line and the changeover of the clock path operating system of the network synchronization devices 112, 114 is terminated, self-running is stopped and the clock path active system is switched to the E system transmission line. - 特許庁

シールド配線２４及びＮＡＮＤ回路１４_１〜１４_３により通常動作時の信号レベルが一定に保たれるスキャンパス２６_１〜２６_３の一方がクロックパス２２に隣接するように、クロックパス２２の両側に配線されている。例文帳に追加

Shield wiring 24 or scan paths 26_1 to 26_3, whose signal levels in normal operation are held constant by NAND circuits 14_1 to 14_3, are wired on both sides of a clock path 22 adjacently to the clock path 22. - 特許庁

本発明の遅延解析装置は、任意区域内外のクロックパスを、ＣＲＰＲ(Clock Reconvergence Pessimism Removal)を考慮して遅延解析する遅延解析部を含む。例文帳に追加

A delay analyzing device includes a delay analyzing part for performing delay analysis to a clock path inside/outside an arbitrary block under the consideration of CRPR(Clock Reconvergence Pessimism Removal). - 特許庁

クロックゲーティング回路の配置位置に依存しない適切なクロックパスを配線し、クロックスキューの調整の容易化を図ること。例文帳に追加

To facilitate adjustment of a clock skew by wiring a proper clock path which does not depend on the arrangement position of a clock gating circuit. - 特許庁

伝送路障害により従属同期している通信装置同士の間をクロックパスが往復する閉塞状況が発生するのを防止する。例文帳に追加

To prevent the occurrence of a blocking state where a clock path is reciprocated between communication devices that are subordinately synchronized due to a fault in a transmission line. - 特許庁

網同期装置Ｍ２が、ループ網を通じてマスタクロック信号を供給し、対向する二つの網同期装置Ａ４，Ｃ８のクロックパスの運用状況の監視で自走動作になった際に、クロックパスを現用系から予備系に切り替える。例文帳に追加

In the case that a network synchronization device M2 supplies a master clock signal through a loop network and is turned to a self-running operation by monitoring an operating state of a clock path of the two opposite network synchronization devices A4, C8, the device M2 switches the active clock path into a standby system. - 特許庁

データパスの経路中の各セルのチップ上の配置領域の広さに応じてそのデータパスの遅延バラツキのマージン係数を決定し、且つクロックパスの経路中の各セルのチップ上の配置領域の広さに応じてそのクロックパスの遅延バラツキのマージン係数を決定する。例文帳に追加

The margin coefficients of the delay fluctuation of a data path are decided according to the wideness of an arrangement region on the chip of each cell in the path of a data path, and the margin coefficients of the delay fluctuation of a clock path are decided according to the wideness of an arrangement area on the chip of each cell in the path of the clock path. - 特許庁