ソース接地回路の英語

接地電位パッド２とＭＯＳトランジスタのソースとの間に保護回路を接続する。例文帳に追加

A protective circuit is connected between an earth potential pad 2 and a source of a MOS transistor. - 特許庁

差動単相変換回路１は、ソースフォロア増幅器１０とソース接地増幅器２０から構成される。例文帳に追加

The conversion circuit 1 for converting a differential signal into a single-phase signal is composed of a source-follower amplifier 10 and a source-grounded amplifier 20. - 特許庁

ソース接地トランジスタＭ_1、ゲート接地トランジスタＭ_2、および負荷抵抗Ｒ_Lからカスコード接続回路１１を構成し、ソース接地トランジスタＭ_1のドレイン端子とゲート接地トランジスタＭ_2のソース端子と間に第１のインダクタＬ_1を設ける。例文帳に追加

A cascode-connected circuit 11 is composed of a source-grounded transistor M_1, a gate-grounded transistor M_2 and a load resistance R_L, and a first inductor L_1 is disposed between a drain terminal of the source-grounded transistor M_1 and a source terminal of the gate-grounded transistor M_2. - 特許庁

さらに、各ソース線に接地電位よりも高く電源電位よりも低いソースバイアス電位を供給する複数のソースバイアス制御回路１２１が各ソース線に対応して設けられる。例文帳に追加

Moreover, a plurality of source bias control circuits 171 which supply source bias potentials higher than a ground potential and lower than a power source potential to the respective source wires are provided corresponding to the respective source wires. - 特許庁

トランジスタＱ７が動作するときには、当該トランジスタＱ７による増幅回路がソース接地回路として動作する。例文帳に追加

When a transistor Q7 operates, an amplifier circuit using the transistor Q7 operates as a source-grounded circuit. - 特許庁

分離回路部２０２により増幅信号経路２０３と帰還信号経路２０４が分離され、増幅回路部２１０は、抵抗負荷のソース接地型のＦＥＴと、レベル調整用ダイオード並びにソースフォロワ回路から構成される。例文帳に追加

A separation circuit unit 202 separates an amplified signal path 203 from a feedback signal path 204, and an amplifier circuit unit 210 comprises: a common source FET with a resistance load; level adjustment diodes; and a source follower circuit. - 特許庁

論理回路およびメモリ回路におけるＭＯＳトランジスタのソース電極線を動作時には接地電位に保ち、選択されない待機時には接地ソース電極線を接地電位より高い電圧に保つことによりデータを破壊することなくＭＯＳトランジスタのゲートトンネルリーク電流を低減する。例文帳に追加

Source electrode lines of MOS transistors in logic and memory circuits are kept at a ground potential in an active mode, and ground source electrode lines are kept at a voltage higher than the ground potential in an unselected standby mode, thereby reducing a gate tunnel leakage current of the MOS transistor without destroying data. - 特許庁

入力端子１をソース接地の電界効果トランジスタ６のゲートとゲート接地の電界効果トランジスタ４のソースに共通接続してアクティブバラン回路を構成するとき、ゲート接地のトランジスタ４の次段にゲート接地のトランジスタ５を直列接続する。例文帳に追加

In constituting an active balun circuit by commonly connecting an input terminal 1 to the gate of a source-grounded field effect transistor 6 and the source of a gate-grounded field effect transistor 4, a gate-grounded transistor 5 is connected in series to the next stage of the gate-grounded transistor 4. - 特許庁