デカップルの英語

昇圧回路、または昇圧電圧を受ける負荷に応じて、デカップル容量を適切に設定することができる電源回路を提供する。例文帳に追加

To provide a power-supply circuit capable of suitably setting decoupling capacitance depending on a step-up circuit or a load receiving a step-up voltage. - 特許庁

再び、正電圧チャージポンプ２００が活性化される際に、デカップル容量Ｃ_DEC1は出力ノードＮout+に接続される。例文帳に追加

When the positive voltage charge pump 200 is activated again, the decoupling capacitor CDEC1 is connected with the output node Nout+. - 特許庁

複数個の切替回路８−１〜８−ｎの各々は、接続する１つのデカップル容量素子と昇圧回路６との間を接続または切断する。例文帳に追加

Each of the plurality of switching circuits 8-1 to 8-n connects or disconnects between one decoupling capacitive element to be connected and a step-up circuit 6. - 特許庁

窒化は、急速熱窒化（ＲＴＮ）、炉窒化、リモート・プラズマ窒化（ＲＰＮ）、デカップルド・プラズマ窒化（ＤＰＮ）、ウェル注入またはポリシリコン注入、あるいはこれらの組合せを含むさまざまな技法によって選択的に実施することができる。例文帳に追加

Nitriding can be selectively carried out by rapid thermal nitridation (RTN), furnace nitriding, remote plasma nitriding (RPN), decoupled plasma nitriding (DPN), and wale implantation or polysilicon implantation, or by various techniques, including combinations of these methods. - 特許庁

改良されたメモリセル、論理デバイス及びストラップセルの製造方法であって、化学的−機械的平坦化を向上し、そして論理デバイスをデカップル式に形成するような方法を提供する。例文帳に追加

To provide an improved method for fabricating memory cell, logic device and strap cell in which a decoupled logic device can be formed while enhancing chemical-mechanical planarization. - 特許庁

メモリセルのデータ消去や、メモリセルへのデータ書込みの際に使用される正電圧発生回路４は、電源電圧より高い電圧を発生する正電圧チャージポンプ回路２００と、デカップル容量Ｃ_DEC1とを備える。例文帳に追加

A positive voltage generation circuit 4 used for erasing and writing data in a memory cell is provided with a positive voltage charge pump circuit 200 which generates a voltage higher than a power supply voltage, and a decoupling capacitor CDEC1. - 特許庁

正電圧チャージポンプ２００が非活性化される際に、出力ノードＮout+の電位が降下する前に、ＰチャネルＭＯＳトランジスタ１０８によってデカップル容量Ｃ_DEC1は出力ノードＮout+から切り離される。例文帳に追加

When the positive voltage charge pump 200 is deactivated, the decouple capacity CDEC1 is cut off from an output node Nout+ by the P-channel MOS transistor 108 before the potential of the output node Nout+ is lowered. - 特許庁

存在するＣＧＯ相互コンダクタンス入力構成に対する、ＣＧＣＳ入力ステージの潜在的な利点は、ＰＭＯＳ差動ペアを通して、共通のソースステージを加えることによって、相互コンダクタンス利得が、高いＱマッチングネットワークからデカップルされる。例文帳に追加

A potential advantage of the CGCS input stage over the existing CGO transconductance input configuration is that by adding a common-source stage through a PMOS differential pair, the transconductance gain is decoupled from the high Q matching network. - 特許庁