トランズアクションの英語

システムコンポーネント内の論理がバスメカニズム上の特定されたキャッシュポリシィに従ってキャッシュトランズアクションを開始させる。例文帳に追加

Then, the cache transaction is started according to the cache policy on the bus mechanism specified by the logic in the system component. - 特許庁

１３９４ノードのＥＶＥＮＴ＿ＣＯＮＴＲＯＬレジスタに１３９４ライトトランズアクションにより、イベント情報（ＢＥＥＰ，ＬＩＧＨＴ，ＰＯＷＥＲの各指定）を書き込むことにより、それぞれの値に対応するイベントを指定された機器で起こさせる。例文帳に追加

An event corresponding to each value is generated by a designated device by writing event information (each designation of BEEP, LIGHT and POWER) in the EVENT-CONTROLLER register of a 1394 node by a 1394 write transaction. - 特許庁

データメモリが該プロセッサへ結合されており且つ大量記憶トランズアクションを通信するインターフェースを具備する大量記憶装置が設けられている。例文帳に追加

A data memory is coupled to the processor and a mass storage device having an interface for communicating mass storage transaction, is provided. - 特許庁

メモリインターフェースを具備する制御器がデータメモリへ結合されており且つ大量記憶インターフェースが大量記憶装置のインターフェースと結合されており且つデータメモリと大量記憶装置との間の大量記憶トランズアクションを実施すべく動作可能である。例文帳に追加

A controller having a memory interface is coupled to the data memory and a mass storage interface coupled to the mass storage device's interface and operable to conduct mass storage transactions between the data memory and the mass storage device. - 特許庁

プロセッサアーキテクチャは、拡張ユニットへオペランド及び命令を供給し且つ拡張ユニットから結果を検索するために分割命令トランズアクションを使用して、プロセッサコアを計算命令を実行する１つ又はそれ以上のコプロセッサ拡張ユニットへ結合させる電気的インターフェースをサポートする。例文帳に追加

The processor architecture uses a split-instruction transaction so as to supply an extension unit with an operand and an instruction and to retrieve results from the extension unit and supports an electrical interface for coupling a processor core to one or more than one coprocessor extension units executing a computational instruction. - 特許庁

ＩＥＥＥ１３９４バスにおいてある転送スピードの通信時に転送エラーが発生することにより所定のトランズアクションが正常に完了しない場合、受信側が信頼性の高い転送スピードで通信を行う為に自デバイスが発行するセルフＩＤパケット中のスピード情報を変更しバスの初期化を行う。例文帳に追加

When a specified transaction does not normally finish because a transfer error occurs in communicating at certain transfer speed in the IEEE 1394 bus, speed information in a self ID packet issued by a self device is changed and a bus is initialized so that a reception side performs communication at highly reliable transfer speed. - 特許庁