トンネリング状態の英語

トンネリング通信が実行されている状態で、ＮＡＴ装置のＮＡＴ種別が特定される（１２１，１２３）。例文帳に追加

While the tunneling communications are conducted, the kind of NAT in the NAT devices is specified (121, 123). - 特許庁

細線２とサイドゲート３との間に電圧を印加して電子をトンネリングさせ、細線の表面準位からサイドゲート３に電子を取り出すと、細線２は非導通状態となる。例文帳に追加

Electrons are tunneled by applying a voltage between the thin wire 2 and side gate 3 and the electrons are taken out of surface potentials of the thin wire to the side gate 3, so that the thin wire 2 becomes nonconductive. - 特許庁

前記複数層のドーピング層により、ソース／ドレイン領域とＰＮ接合を成す部分においては、電子がバンド間トンネリングとなるように誘導し、前記トンネルリングされた電子を所定の逆バイアス状態で加速させてアバランシュ現象が起こるようにする。例文帳に追加

On a portion forming a PN junction with a source/drain region by the multi-doped layers, electrons are induced so as to be band-to-band tunneled and the tunneled electrons are accelerated in a prescribed reverse bias state to generate an avalanche phenomenon. - 特許庁

電荷捕獲構造内の負の電荷を低減する第１のバイアス装置と、ゲートと電荷捕獲構造との間、および電荷捕獲構造とチャネルとの間に、平衡電荷トンネリングを誘起する傾向がある第２のバイアス装置を含む、低しきい値状態を確立するために第１の手順（通常は消去である）を適用するステップを含むメモリ・セルを動作させるための方法。例文帳に追加

A method of operating a memory cell, having a first biasing device for reducing a negative charge in a charge capture structure, and a second biasing device which has the tendency of inducing a balanced charge tunneling between a gate and the charge capture structure and between the charge capture structure and a channel, and comprising the step of applying a first procedure (normally elimination) for establishing a low threshold state. - 特許庁

外部ノードＦＮ−１は、内部的にＩＰアドレスＨＳＡ−１を生成し、ホームノードＨＮ−１におけるセッションの状態をコピーした後、通信媒介ノード１に対し、ＨＳＡ−１宛のデータをホームノード識別アドレスＨＮＡ−２ヘトンネリングしてもらうように、対応更新情報「ＨＳＡ−１→ＨＮＡ−２」を通知する。例文帳に追加

The external node FN-1 internally generates an IP address HSA-1, copies the state of the session in the home node HN-1 and afterwards reports corresponding updating information 'HSA-1→HNA-2' to a communication mediation node 1 for tunneling data addressed to the HSA-1 to a home node identification address HNA-2. - 特許庁

半導体素子は、ソース領域とドレイン領域が形成された半導体基板と、上記ソース領域とドレイン領域との間に形成されてプログラム及び消去状態によってチャネルを形成し、上記ソース領域とドレイン領域との間の電流の流れを制御するフローティングゲートと、印加される電圧によって上記フローティングゲートのプログラム及び消去状態を決定するトンネリングゲートとを含んで構成される。例文帳に追加

The semiconductor device includes: a semiconductor substrate with a source region and a drain region formed thereon; a floating gate formed between the source region and the drain region to form a channel based on a programming and an erasing conditions and to control a current flow between the source region and the drain region; and a tunnelling gate to determine the programming and the erasing conditions in the floating gate based on an applied voltage. - 特許庁