メモリ動作方式の英語

オープンページ方式を採るＲＤＲＡＭメモリコントローラのＮＡＰモード適用時におけるリフレッシュ動作のオーバーヘッドを低減する。例文帳に追加

To reduce overhead of a refresh operation during NAP mode application of an RDRAM memory controller employing an open page policy. - 特許庁

本発明は、 ＳＥＲＤＥＳ方式を用いる半導体メモリ装置のリード動作制御回路を提供する。例文帳に追加

To provide a circuit for controlling a read operation of semiconductor memory devices employing SERDES (SERializer and DESerializer) method. - 特許庁

前記ワードライン電圧が所望する電圧に到達する時に、前記メモリ装置の読み出し動作がよく知られた方式に従って実行される。例文帳に追加

When the wordline voltage is charged up to a desired voltage level, a read operation of the memory device is executed with a well-known process. - 特許庁

ベクトル計算機システムは、複数のストアリクエストを含むベクトルストア命令を発行するベクトルプロセッサと、ベクトルプロセッサとメインメモリとの間に設けられたライトバック方式のキャッシュメモリと、そのキャッシュメモリがライトアロケート方式で動作するか非ライトアロケート方式で動作するかを指定するアロケート制御信号を生成するライトアロケート決定部と、を備える。例文帳に追加

This vector computer system is provided with the vector processor issuing a vector store command including a plurality of store requests, the cache memory of the write back system provided between the vector processor and a main memory, and a write allocation determining part for generating an allocation control signal of assigning which of the write allocation system or the non-write allocation system the cache memory is operated by. - 特許庁

本発明によるＮＯＲフラッシュメモリ装置は、複数のメモリセル、ワードライン電圧発生回路、及びスキャンコントローラを含み、ＩＳＰＰ方式に従ってプログラム動作を実行する。例文帳に追加

The NOR flash memory apparatus includes a plurality of memory cells, a word line voltage generating circuit, and a scan controller, and performs program operation conforming to an ISPP system. - 特許庁

２線シリアル通信方式のＥＥＰＲＯＭメモリ回路とマイクロプロセッサとからなるデジタルシステムにおいて、マイクロプロセッサの誤動作およびメモリ回路への逆バイアス電圧印加を防止する。例文帳に追加

To prevent the malfunction of the microprocessor and the application of a reserve bias voltage to the memory circuit in a digital system constituted of two-wire serial communication system EEPROM memory circuit and microprocessor . - 特許庁

ダイオードセル方式のメモリセルの読み出し動作に際しダイオードの温度変動の影響を抑えて良好なセンスマージンを確保可能な半導体メモリ装置を提供する。例文帳に追加

To provide a semiconductor memory device that ensures a proper sense margin by suppressing influence of temperature change of a diode in reading a memory cell of a diode cell system. - 特許庁

NAND型フラッシュメモリにおいて、実効的なチャネル容量を下げ、セルフ・ブースト方式の動作時においてチャネル電位ブースト比を大きくし、メモリセルの誤書き込みに対する信頼性を改善する。例文帳に追加

To improve the reliability of a memory cell in erroneous write by reducing effective channel capacity and increasing a channel potential boost ratio during operation of a self-boost system in a NAND type flash memory. - 特許庁