保護接地端子の英語

被保護回路を保護する半導体装置は、電源端子又はＩ／Ｏ端子となる第１の端子１と接地端子となる第２の端子２との間に形成された第１のサイリスタ１０と第２のサイリスタ２０とを備える。例文帳に追加

The semiconductor device protecting a circuit to be protected has a first thyristor 10 and a second thyristor 20 formed between a first terminal 1 as a power terminal or an I/O terminal and a second terminal 2 as a ground terminal. - 特許庁

保護コンデンサＰＣ２の一方の端子はＭＮ２とＭＰ２の接続点に接続され、その他方の端子は接地されている。例文帳に追加

One terminal of the protective capacitor PC2 is connected to the junction between MN2 and MP2, and the other terminal is grounded. - 特許庁

保護コンデンサＰＣ１の一方の端子はＭＮ１とＭＰ１の接続点に接続され、その他方の端子は接地されている。例文帳に追加

One terminal of the protective capacitor PC1 is connected to the junction between MN1 and MP1, and the other terminal is grounded. - 特許庁

入出力端子２１と接地端子２３の間に接続された静電保護回路としてのｓｇＰＭＯＳトランジスタ１９を備えている。例文帳に追加

The semiconductor device includes the sgPMOS transistor 19 serving as the electrostatic protective circuit which is connected between an input/output terminal 21 and a ground terminal 23. - 特許庁

出力端子Ｏｕｔと、接地端子ＧＮＤと、出力端子Ｏｕｔおよび接地端子ＧＮＤ間にドレインおよびソースを接続するＮｃｈトランジスタＮ１と、出力端子Ｏｕｔおよび接地端子ＧＮＤ間を接続する静電気保護素子１０ａと、ＮｃｈトランジスタＮ１のドレインとゲート間を接続する静電気保護素子２０と、を備える。例文帳に追加

The electrostatic protection circuit has an output terminal Out, a ground terminal GND, an Nch transistor N1 having its drain and source connected between the output terminal Out and the ground terminal GND, an electrostatic protection element 10a connecting the output terminal Out and the ground terminal GND, and an electrostatic protection element 20 connecting the drain and the gate of the Nch transistor N1. - 特許庁

入力端子Ｉｎと、接地端子ＧＮＤと、これら端子間にゲートおよびソースを接続するＮｃｈトランジスタＮ１と、これら端子間を接続する静電気保護素子１０ａと、ＮｃｈトランジスタＮ１のドレインとゲート間を接続する静電気保護素子２０と、を備える。例文帳に追加

An electrostatic discharge protection circuit is provided with an input terminal In, a ground terminal GND, an Nch transistor N1 for connecting a gate and a source between the terminals, an electrostatic discharge protection element 10a for connecting the terminals, and an electrostatic discharge protection element 20 for connecting the drain and the gate of the Nch transistor N1. - 特許庁

半導体集積回路における入出力端子、電源端子および接地端子の各端子間に入る、静電放電の誘起要因となるサージから内部回路を保護する、低寄生容量でサージ耐圧の高い静電放電保護回路を提供すること。例文帳に追加

To provide an electrostatic discharge protection circuit with low parasitic capacitance and high surge voltage resistance for protecting an internal circuit from a surge voltage which will result in electrostatic discharge, when it is applied among the terminals of input/output terminal, power supply terminal, and grounding terminal in a semiconductor integrated circuit. - 特許庁

出力バッファ１に出力端子Ｐ０が電気的に接続され、出力端子Ｐ０に繋がるノードＮ３と接地用端子Ｐ２２との間に保護用ＰＭＯＳトランジスタＭＰ２が介挿され、保護用ＰＭＯＳトランジスタＭＰ２のゲートが電源用端子Ｐ１２に接続される。例文帳に追加

In the semiconductor integrated circuit, an output terminal PO is electrically connected to an output buffer 1, a protection PMOS transistor MP2 is inserted between a node N3 connected to the output terminal PO and a grounding terminal P22, and a gate of the protection MOS transistor MP2 is connected to the power supply terminal P12. - 特許庁