故障ビットの英語

キャッシュのアレイ・ビット線またはドライバの故障を予測するための機構を提供すること。例文帳に追加

To provide a mechanism for predicting a fault of the array bit line or the driver of a cache. - 特許庁

シリアル通信の診断結果出力（出力信号ＤＯＵＴ）に複数故障を表すビットｂｏ６とを設けることにより、通信データ量を増やすことなく、複数の故障が発生した場合でも、複数故障を検出する。例文帳に追加

The failures are detected even if they occur by providing a bit bo6 to show the failures in the diagnostic result output (output signal DOUT) of serial communication. - 特許庁

同一装置に２台実装した場合において識別コードが不一致の場合に、それが１点故障による場合には、故障ビットおよび故障機能ユニットを容易に判定できるようにした機能ユニットを提供する。例文帳に追加

To provide a functional unit adapted so that a failure bit and a failure functional unit are easily determined when identification codes are mismatched in mounting of two units on the same device, and this is caused by one-point failure. - 特許庁

ＢＩＳＴ回路１にビット反転回路１４を設けて、故障挿入指示信号に基づいて、書き込みデータの一部のビットを反転させる。例文帳に追加

The bits inversion circuit 14 is provided in the BIST circuit 1, and a part of bits in write-in data is inverted based on a failure insertion indicating signal. - 特許庁

メモリのエラー検知において、放射線によるビット反転であるのか、あるいはメモリの故障によるビット反転であるのかを識別可能とする。例文帳に追加

To distinguish which of radiation and a fault of a memory the bit inversion has been caused by with respect to the error detection of the memory. - 特許庁

主ビット線を交差させたメモリアレイ構成をとる半導体記憶装置において、初期短絡故障をスクリーニングするための主ビット線リーク検査で、短絡故障を検出できないパターンが存在する。例文帳に追加

To solve the problem of the presence of a pattern where a short-circuit failure is not detected during main bit line leakage inspection to screen an initial short-cirucit failure in a semiconductor storage device constituted of a memory array where main bit lines intersect each other. - 特許庁

また、ビット線故障に対応するため、２重に持つフラグのビット割付けは別々にし、ワード線故障に対応するため、２重に持つフラグのアドレス割付けは所定間隔ずらして配置する。例文帳に追加

Also, in order to correspond to fault of a bit line, bit allotment of flags provided doubly are separated, in order to correspond to fault of a word line, allotment of addresses of flags provided doubly are arranged being shifted by the prescribed interval. - 特許庁

また、ビット線故障に対応するため、２重に持つフラグのビット割付けは別々にし、ワード線故障に対応するため、２重に持つフラグのアドレス割付けは所定間隔ずらして配置する。例文帳に追加

Also, the bit allocation of the flags provided double is separated so as to cope with a bit line fault and the address allocation of the flags provided double is arranged by shifting it for a prescribed interval so as to cope with a word line fault. - 特許庁