配線アーキテクチャの英語

第２のステップは、相互接続アーキテクチャ（１０４）上に、タイルの境界を横切る仮想ワイヤを配線することを含む。例文帳に追加

A second step comprises the routing of the virtual wires that cross boundaries of the tiles to an interconnect architecture 104. - 特許庁

スイッチング・アーキテクチャにおけるいくつかの構成要素の速度を低下させる様々なフロー制御信号を送るための制御リードまたは配線を追加する必要のないフロー制御機構を提供する。例文帳に追加

To provide a flow control mechanism for which it is not necessary to add a control lead or wiring for sending various flow control signals for decelerating the speed of several components in a switching architecture. - 特許庁

本アーキテクチャおよび方法により、システム内でコンピュータを物理接続し配線を構成する必要なく、同一の物理計算機システム上での複数の分散アプリケーションの自動的な遠隔インストールが可能になる。例文帳に追加

The architecture and method allow automated and remote installation of multiple distributed applications on the same physical computing system without having to physically connect computers and configure wiring within the system. - 特許庁

本アーキテクチャおよび方法により、システム内でコンピュータを物理接続し配線を構成する必要なく、同一の物理計算機システム上での複数の分散アプリケーションの自動的な遠隔インストールが可能になる。例文帳に追加

The architecture and the method make it possible to automatically and remotely install a plurality of distributed applications on the same physical computer system without the need to physically connect computers and set up wiring within the system. - 特許庁

本アーキテクチャおよび方法により、システム内でコンピュータを物理接続し配線を構成する必要なく、同一の物理計算機システム上での複数の分散アプリケーションの自動的な遠隔インストールが可能になる。例文帳に追加

The architecture and methodology allows automated and remote installation of multiple distributed applications on the same physical computing system without having to physically connect computers and configure wiring within the system. - 特許庁

プロセッサの並列アレイ内の処理エレメント間に高度の接続性を提供し、同時に、処理エレメントを相互接続するために必要な配線を最小限化し、かつＰＥ間通信が遭遇する通信待ち時間を最小限化することが可能な重プロセッサアレイのアーキテクチャを提供する。例文帳に追加

To provide a multiprocessor array architecture which can provide a high degree of connectivity between processing elements within parallel arrays of processors while minimizing the wiring required to interconnect the processing elements and minimizing the communications latency encountered by inter-PE communications. - 特許庁

コントロール／データフローグラフの直接マッピングにより、相互結合網の複雑さを最小化し配線モジュールを高性能化するとともに、ビットシリアルアーキテクチャに基づく専用演算回路により演算モジュールを高性能化する。例文帳に追加

The performance of the wiring module is made high by minimizing the complexity of an interconnect network through the direct mapping of a control/data flow graph, and the performance of the arithmetic module is made high by a dedicated arithmetic circuit based upon a bit-serial architecture. - 特許庁