配線クリアランスの英語

半導体パッケージの基板面上に相当する仮想平面上において、配線の経路をクリアランスを確保するように整形する自動配線整形方法を実現する。例文帳に追加

To provide an automatic wiring shaping method shaping the route of wiring such that a clearance is secured on a virtual plane corresponding to a substrate surface of a semiconductor package. - 特許庁

信号配線の上部及び下部のクリアランス５の外形は、信号用スルーホール６から信号配線４が引き出された方向において信号用スルーホール６との距離が最小距離となるように形成されている。例文帳に追加

External shapes of clearances 5 on and under the signal wiring are so formed that distances from the through hole 6 for signal may be minimum in a direction in which the signal wiring 4 is drawn out from the through hole 6 for signal. - 特許庁

配線カバーの周囲のクリアランスを小さくするとともに、什器上面の有効面積や開口面積を大きくして、配線の通線作業を容易に行うことのできる什器を提供する。例文帳に追加

To provide furniture capable of facilitating insertion of the wiring by narrowing the clearance around a wiring cover and enlarging the effective area and opening area on the upper surface of the furniture. - 特許庁

信号用スルーホール１０に近接している信号配線１５に隣接する導体ベタ層７のクリアランス１４を信号用スルーホール１０に対し中心が信号配線１５の反対側へずれるように偏心させる。例文帳に追加

The center of the clearance 17 of the conductor fundamental layer 7 which is adjacent to a signal circuit 15 near the through hole 10 for signal is so located as to deviate at the opposite side of the signal circuit 15. - 特許庁

基板上の配線のルートを、整形対象となる配線部分に対向する隣接物に対して少なくとも所定のクリアランスを確保するように整形する作業を容易にする配線整形装置およびこの配線整形処理をコンピュータに実行させるためのコンピュータプログラムを実現する。例文帳に追加

To realize a wiring shaping system which facilitates the work for shaping the wiring routes on a circuit board secure so that at least appointed clearance to an adjacent object facing the wiring part being the shaping object, and a computer program which makes a computer execute this wiring shaping processing. - 特許庁

バンプ端子１６の真上にはビア３６が形成され、内部配線パターン２８，３０にはビア３６が通るクリアランスホール３４が形成される。例文帳に追加

A via hole 36 is formed right above the bump terminal 16, and a clearance hole 34 that the via hole 36 runs through is formed in internal wiring patterns 28 and 30. - 特許庁

ここで、予め作成するマスキングフィルムには、製品外形加工線１５を跨ぐ幅の外形全周線と、図では省略したプリント配線板スルーホール位置該当部に設けたクリアランスホールを含むものとする。例文帳に追加

Here, the masking film made in advance includes the external form circumferential line having a width stradding the processing line 15 of the external from of a product and clearance holes provided at the section corresponding to the through hole position of a printed wiring board omitted in the figure. - 特許庁

第ｍ−１層と第ｍ＋１層のＧＮＤ層２は、クリアランス５部分において信号配線４の一部と重なるように配置されるとともに信号配線４のインピーダンスを調整する配線インピーダンス調整領域２ａを有する。例文帳に追加

The GND layers 2 of the (m-1)th and (m+1)th layers are disposed overlapping a portion of the signal wiring 4 in the part of the clearance 5, and have a wiring impedance adjustment area 2a for adjusting the impedance of the signal wiring 4. - 特許庁