CMOS circuit techniqueとは 意味・読み方・使い方

To provide a technique for improving the reliability of a semiconductor integrated circuit device having a CMOS transistor, a capacitive element, and a resistance element on the same substrate.例文帳に追加

同一基板上にＣＭＯＳトランジスタ、容量素子および抵抗素子を有する半導体集積回路装置の信頼性を向上することのできる技術を提供する。 - 特許庁

To provide a technique capable of manufacturing an integrated MEMS without using special steps different from those of a normal manufacturing technique of a semiconductor integrated circuit device in an integrated MEMS manufacturing technique for integrating a semiconductor integrated circuit device (such as CMOS) and a micro machine on a semiconductor substrate in a monolithic manner.例文帳に追加

半導体集積回路装置（ＣＭＯＳ等）と微小機械とを半導体基板上にモノリシックに集積化した集積化ＭＥＭＳの製造技術において、半導体集積回路装置の通常の製造技術とは異なる特別な工程を使用することなく集積化ＭＥＭＳを製造できる技術を提供する。 - 特許庁

To provide a CMOS output buffer protecting circuit which can be formed using the CMOS technique of a low voltage of 3.3 V, but is durable against a high voltage of 5 V and does not take out any current in the state of impressing no power (namely, in the state of no existence of VDD).例文帳に追加

低電圧３．３ＶのＣＭＯＳ技術で形成できるが、高電圧５Ｖに耐え、パワーが加えられていない状態（即ち、ＶＤＤが存在しない状態）において、電流を取り出すことのないＣＭＯＳ出力バッファ保護回路を提供する。 - 特許庁

To provide a high-frequency low-power circuit technique which achieves with low consuming powers the necessary performances for respective circuit modules, and deals with the contractions of their design terms and testing times and the variations of their manufacturing processes, in an integrated circuit apparatus formed out of a plurality of CMOS circuit modules.例文帳に追加

複数のＣＭＯＳ回路モジュールで構成される半導体集積回路装置において、各回路モジュールが必要な性能を低消費電力で達成し、設計期間の短縮、テスト時間の短縮およびプロセス製造ばらつきへの対応を可能とする高性能低電力回路技術を提供する。 - 特許庁

To provide a semiconductor integrated circuit device forming an inexpensive full differential amplifier having low noise to attain compatibility with a standard CMOS integrated circuit manufacturing technique and a sufficient low noise characteristic at high cost-effectiveness.例文帳に追加

標準的なＣＭＯＳ集積回路製造技術との高い互換性と十分な低雑音特性を高い費用対効果で実現できるように、安価で、かつ極めて低雑音の全差動型増幅器を構成する半導体集積回路装置を提供する。 - 特許庁

Redundancy multiplexer circuit technique with an improved integrated circuit area efficiency provides similar functionality to conventional CMOS transmission, or 'pass' gates while concomitantly reducing circuit complexity, the die area necessary to support the redundant elements and the complementary control signals in the memory devices ICs and undesired parasitic capacitance.例文帳に追加

集積回路面積効率のよい冗長マルチプレクサ回路技術は、従来のＣＭＯＳトランスミッションまたはパスゲートと同じ機能を提供しながら、回路の複雑性、メモリデバイスＩＣ中の相補制御信号および冗長素子を支えるのに必要なダイ面積ならびに不所望な寄生容量を減じる。 - 特許庁

To provide a CMOS device having a laminated spacer structure in which a SAC technique is applied, where a short circuit is prevented from occurring between a source and a drain, and the current drive performance of an n-channel MISFET is kept well balanced with that of a p-channel MISFET.例文帳に追加

ＳＡＣ技術を適用した積層スペーサ構造のＣＭＯＳデバイスにおいて、ソース、ドレイン間のショート等を防ぎ、さらにｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴとの電流駆動能力のバランスを確保する。 - 特許庁