Cmisとは 意味・読み方・使い方

To enhance the performance of a semiconductor device having a CMIS (Complementary Metal Insulator) FET and also to reduce the number of manufacturing steps.例文帳に追加

ＣＭＩＳＦＥＴを有する半導体装置の性能を向上させるとともに、製造工程数を低減する。 - 特許庁

The thickness of the gate electrodes 4A, 4B of nMISQn and pMISQp, forming the CMIS circuit, is set almost equal to or a slightly larger than that of the semiconductor layer IC of the SOI substrate 1.例文帳に追加

そして、そのＣＭＩＳ回路を構成するｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート電極４Ａ，４Ｂの厚さを、ＳＯＩ基板１の半導体層１Ｃの厚さと同等または若干厚くした。 - 特許庁

To provide a semiconductor device for reducing the resistance of a gate electrode of gate wiring or the resistances of both of them, and for controlling a threshold voltage even in a CMIS circuit and to provide a method for manufacturing the semiconductor device.例文帳に追加

ゲート電極またはゲート配線あるいはその両方を低抵抗にすることができ、また、ＣＭＩＳ回路においても閾値電圧の制御が可能になる半導体装置及びその製造方法の提供を目的とするものである。 - 特許庁

To provide a semiconductor device that includes an Ni-FUSI/SiON or High-k gate insulating film structure that is easily manufactured and a CMIS having a low threshold voltage Vth, and to provide a manufacturing method for the semiconductor device.例文帳に追加

製造が容易なＮｉ−ＦＵＳＩ／ＳｉＯＮあるいはＨｉｇｈ−ｋゲート絶縁膜構造および低いしきい値電圧Ｖｔｈを有するＣＭＩＳを備えた半導体装置およびその製造方法を提供することを可能にする。 - 特許庁

To realize a CMIS type semiconductor nonvolatile storage circuit by using only a fundamental structure circuit which is generally used in a logic LSI according to CMOS process.例文帳に追加

ＣＭＯＳプロセスによるロジックＬＳＩにおいて一般に用いられる基本的構成回路のみを用いてＣＭＩＳ型半導体不揮発記憶回路を実現する。 - 特許庁

To provide a semiconductor device having a CMIS transistor, capable of reducing both the threshold voltage of a p-channel transistor and an n-channel transistor.例文帳に追加

ｐチャネルトランジスタ及びｎチャネルトランジスタの閾値電圧を共に低減できるＣＭＩＳトランジスタを有する半導体装置を提供する。 - 特許庁

An intermediate withstand voltage CMIS is configured of a 6V withstand voltage intermediate withstand voltage pMIS (Q2p) formed in an n-type well 5d and a 6 V withstand voltage intermediate withstand voltage nMIS (Q2n) formed in a p-type well 8.例文帳に追加

ｎ型ウエル５ｄに形成された６Ｖ耐圧の中耐圧ｐＭＩＳ（Ｑ２ｐ）と、ｐ型ウエル８に形成された６Ｖ耐圧の中耐圧ｎＭＩＳ（Ｑ２ｎ）とから中耐圧ＣＭＩＳが構成されている。 - 特許庁

To provide a method of manufacturing a CMIS transistor, capable of preventing composition of a silicide layer from varying on the PMIS transistor side and the NMIS transistor side, and also capable of preventing the gate shapes of the transistors from becoming unstable.例文帳に追加

本発明は、ＰＭＩＳトランジスタ側とＮＭＩＳトランジスタ側とでシリサイド層の組成のバラツキを防止でき、またトランジスタのゲート形状の不安定化を防止できる、ＣＭＩＳトランジスタの製造方法を提供する。 - 特許庁