GND2とは 意味・読み方・使い方

An inverter circuit INV2 is connected to a ground wiring GND2 and a power supply wiring VDD2 for power supply, and an input node is connected to an output node of the inverter circuit INV1.例文帳に追加

インバータ回路ＩＮＶ２は、電源供給のために接地配線ＧＮＤ２と電源配線ＶＤＤ２とに接続され、入力ノードがインバータ回路ＩＮＶ１の出力ノードに接続される。 - 特許庁

A load circuit 21 (including various types of actuators and their drive circuits) is connected to a power supply line with a battery voltage VB and the load circuit 21 is connected to a ground line GND2.例文帳に追加

バッテリ電圧ＶB の電源ラインに負荷回路２１（各種アクチュエータやその駆動回路）を接続し、この負荷回路２１をグランドラインＧＮＤ２に接続する。 - 特許庁

Current detection resistors 21 and 22 are connected in series with the electric loads 6 and 7 and with the grounding terminals GND1 and GND2, to detect currents flowing through the electrical loads 6 and 7.例文帳に追加

また、電流検出抵抗２１，２２は、電気負荷６，７及び接地端子ＧＮＤ１，ＧＮＤ２に対して直列に接続され、該電気負荷６，７に流れる電流値を検出する。 - 特許庁

An inverter circuit INV2 is connected to a ground wiring GND2 and a power supply wiring VDD2 for power supply, and an input node is connected to an output node of the inverter circuit INV1.例文帳に追加

インバータ回路ＩＮＶ２は、電源供給のために接地配線ＧＮＤ２と電源配線ＶＤＤ２とに接続され、入力ノードがインバータ回路ＩＮＶ１の出力ノードに接続される。 - 特許庁

As shown in (a), a current loop IL1 is formed of a switching element 31, a choke coil L2, an output capacitor C3, a grounding point GND4 of the output capacitor C3, a grounding point GND2 of a filter capacitor C2, and the filter capacitor C2.例文帳に追加

図（ａ）に示すように、スイッチング素子３１、チョークコイルＬ２、出力コンデンサＣ３、出力コンデンサＣ３の接地点ＧＮＤ４、フィルタコンデンサＣ２の接地点ＧＮＤ２、及びフィルタコンデンサＣ２により電流ループＩＬ１が形成されている。 - 特許庁

The exciting winding 36a of the first resolver and the exciting winding 36b of the second resolver are connected to a second ground GND2, and the output windings 32a and 34a of the first resolver and the output windings 32b and 34b of the second resolver are connected to a first ground GND1.例文帳に追加

そして、第１レゾルバの励磁巻線３６ａと第２レゾルバの励磁巻線３６ｂは第２グランドＧＮＤ２に接続され、第１レゾルバの出力巻線３２ａ，３４ａと第２レゾルバの出力巻線３２ｂ，３４ｂは第１グランドＧＮＤ１に接続される。 - 特許庁

In a method for inspecting composite substrate body, a desired bump junction 42 and the ground GND1 of a master chip 34 are selectively conducted by using a register 68, and an N-channel MOSFFT 62 and, at the same time, a prescribed voltage is made to be applied across the ground GND1 and the ground GND2 of a sub-chip 36.例文帳に追加

レジスタ６８およびＮチャンネルＭＯＳＦＥＴ６２を用いて所望のバンプ接合部４２と親チップ３４のグランドＧＮＤ１とを選択的に導通状態にするとともに、該グランドＧＮＤ１と子チップ３６のグランドＧＮＤ２との間に所定の電圧が印加されるようにする。 - 特許庁

Wirings 31-34 of other systems are arranged on each of high voltage side and low voltage side terminals (for Vdd1, for GND1) of the first inverter INV1 and on each of high voltage side and low voltage side terminals (for Vdd2, for GND2) of the second inverter INV2, in the respective memory calls.例文帳に追加

各メモリセルにおける第１のインバータＩＮＶ１での高圧側および低圧側端子（Ｖdd１用、ＧＮＤ１用）、第２のインバータＩＮＶ２での高圧側および低圧側端子（Ｖdd２用，ＧＮＤ２用）の各々に、別系統の配線３１〜３４を設けている。 - 特許庁