PLLsとは 意味・読み方・使い方

However, many reasonable cost PLLs can not recreate the exact video clock used for encoding.例文帳に追加

しかし、多くの適度なコストのＰＬＬは、エンコーディングに使用された正確なビデオクロックを再作成することができない。 - 特許庁

To reduce jitter in a clock by decreasing interference between PLLs correcting a main scanning magnification and to form an image with high quality.例文帳に追加

主走査倍率を補正するＰＬＬ同士の干渉を小さくすることによって、クロックのジッタを小さくし、さらには、高品質な画像を形成すること。 - 特許庁

Consequently, the processing speed of PLLs can be increased and the convergence performance thereof can also be improved by pipeline processing.例文帳に追加

つまりこれにより、パイプライン処理によるＰＬＬの処理速度の高速化と収束性能の向上との両立が図られる。 - 特許庁

Frequencies of at least two video clock signals or more can be variable in video clock generating sections 120, 220, 320 and 420 having PLLs 110, 210, 310 and 410 and output frequencies of voltage controlled oscillators or current controlled oscillators in all the PLLs are selected to be different by 1% or over from each other.例文帳に追加

ＰＬＬ１１０，２１０，３１０，４１０を有するビデオクロック発生部１２０，２２０，３２０，４２０において、少なくとも２つ以上のビデオクロック信号の周波数を可変可能とし、全てのＰＬＬ内の電圧制御発振器又は電流制御発振器の出力周波数を互いに１％以上異なる値に設定する。 - 特許庁

Voltage controlled oscillators(VCO) 3b to Se are arranged around a DSP 4, each VCO is incorporated into PLLs (8, 9, 10, etc.), and the oscillation frequency and phase of each VCO are arranged.例文帳に追加

ＤＳＰ４の周囲に電圧制御発振器（ＶＣＯ）３ｂ〜Ｓｅを配置し、各ＶＣＯをＰＬＬ（８，９，１０等）の中に組み込み、各ＶＣＯの発振周波数と位相を揃える。 - 特許庁

To provide an imaging apparatus in which a high quality image can be obtained by reducing interference of PLLs for correcting the magnification of main scanning thereby suppressing jitter of a clock.例文帳に追加

主走査倍率を補正するＰＬＬ同士の干渉を小さくし、クロックのジッタを小さくすることで、高品質な画像を得ることのできる画像形成装置を提供する。 - 特許庁

When switching a frequency output from a mixer 2, the setting is changed so that one side and the other side of frequency division values of program counters 14, 24 of the PLLs 10, 20 are increased and decreased from currently-set values, respectively.例文帳に追加

ミキサー２から出力される周波数を切替える際には、ＰＬＬ１０、２０のプログラマブルカウンタ１４、２４の分周値を、現在設定されている値から一方は増加、他方は減少させるように設定変更する。 - 特許庁

When restoring clock and data on a receiving side of a high-speed serial data transmitter/receiver, if phase interpolation technologies are utilized, the number of required PLLs is decreased to one, thereby obtaining a number of merits in power consumption, noise, area and the like.例文帳に追加

高速直列データ送受信器の受信側でクロックとデータとを復元する時、位相補間技術を利用すると、必要なＰＬＬの数が一つに減少され、電力消耗、雑音、面積側面で多くの利点を得ることができる。 - 特許庁