PREDECODINGとは 意味・読み方・使い方

A predecoding part 7 predecodes a high function instruction part about unprocessed image data.例文帳に追加

プリデコード部７は、処理前の描画データについて、高機能命令部のプリデコードを行う。 - 特許庁

In a 2-bit predecoding system, the address comparison circuit 54 compares 4 bits of the defective predecoding signal PDRA with the 4 bits of the predecoding signal PRA, respectively, and collectively compares a row address signal RA with the defective row address signal DRA in a batch of the 2 bits.例文帳に追加

２ビットプレデコード方式の場合、アドレス比較回路５４はプレデコード信号ＰＲＡの４ビットと欠陥プレデコード信号ＰＤＲＡの４ビットとをそれぞれ比較することにより、行アドレス信号ＲＡと欠陥行アドレス信号ＤＲＡとを２ビットまとめて比較する。 - 特許庁

Arranging a redundant predecoder 56 for predecoding a defective row address signal DRA outputted from a program circuit 24, an address comparison circuit 54 compares a predecoding signal PRA, outputted from a predecoder 18, with a defective predecoding signal PDRA outputted from the redundant predecoder 56.例文帳に追加

プログラム回路２４から出力される欠陥行アドレス信号ＤＲＡをプレデコードする冗長プレデコーダ５６を設け、アドレス比較回路５４はプレデコーダ１８から出力されるプレデコード信号ＰＲＡと冗長プレデコーダ５６から出力される欠陥プレデコード信号ＰＤＲＡとを比較する。 - 特許庁

VIDEO ENCODER, PREDECODING METHOD, VIDEO DECODING METHOD, DEVICES THEREFOR, AND IMAGE FILTERING METHOD, FOR VIDEO STREAMING SERVICES例文帳に追加

ビデオストリーミングサービスのためのビデオエンコーダと、プリデコーディング方法、ビデオデコーディング方法、及びその装置と、イメージフィルタリング方法 - 特許庁

When an instruction has a preliminary field, the instruction is stored in an instruction cache memory 101 from a memory 106 in such a manner that information created by predecoding the instruction code of the instruction using a predecoding computing element 100 is stored in the area of the instruction cache memory corresponding to the preliminary field.例文帳に追加

命令が予備フィールドを持つ場合に、命令をメモリ（１０６）から命令キャッシュメモリ（１０１）にストアする際、その命令の命令コードをプリデコード・演算器（１００）でプリデコードして生成した情報を命令キャッシュメモリの予備フィールド対応領域に格納する。 - 特許庁

An address multiplex selection detection circuit 1 detects whether a plurality of addresses corresponding to a plurality of the word lines are simultaneously selected according to the value of a line predecoding signal generated by the line predecoder 83.例文帳に追加

アドレス多重選択検出回路１は、行プリデコーダ８３で生成された行プリデコード信号の値によって、複数のワード線に対応する複数のアドレスが同時に選択されたか否かを検出する。 - 特許庁

An additional load and a current generating circuit are enabled in the first circuit path so that they are driven during a predecoding interval in operation so that voltage discriminated by a sense input of a comparator of the sense circuit is substantially equivalent to voltage of a reference signal established by the reference cell circuit path of a reference input of a comparator of the sense circuit.例文帳に追加

動作において、プリデコード間隔の間、追加の負荷及び電流発生回路が、センス回路の比較器のセンス入力によって判る電圧が前記センス回路の比較器の基準入力上の基準セル回路パスによって確立される基準信号の電圧と実質的に等価であるように駆動されるように、第１の回路パスにおいてイネーブルされる。 - 特許庁