bla inとは 意味・読み方・使い方

In writing data from bit line pairs BLA, /BLA for an A port to memory cells 110-1 to 110-n, nMOS trsnsistors 161 and 162 turn on.例文帳に追加

Ａポート用ビット線対ＢＬＡ，／ＢＬＡからメモリセル１１０−１〜１１０−ｎにデータを書き込むとき、ｎＭＯＳトランジスタ１６１，１６２がオンする。 - 特許庁

The bit line BL includes a silicon material region BLa in contact with the diffusion layer 11, and a low-resistance region BLb made of a material having a lower electric resistance than that of the silicon material region BLa.例文帳に追加

ビット線ＢＬは、拡散層１１と接するシリコン材料領域ＢＬａと、シリコン材料領域ＢＬｂよりも電気抵抗の低い材料からなる低抵抗領域ＢＬｂとを含む。 - 特許庁

In such a case, correct information can be read out because offset voltage generated between bit lines BLa and BLb becomes 0.例文帳に追加

このとき、ビット線ＢＬａとＢＬｂ間に生じるオフセット電圧が０となるので、正しい情報を読出すことができる。 - 特許庁

Two pairs of bit lines (BLa and BLa) and (BLb and BLb) for an A port and a B port are disposed on P wells 2a and 2b respectively with an N well 1 interposed between the P wells 2a and 2b, with the bit lines in each pair separated from each other.例文帳に追加

Ａポート用、Ｂポート用２対のビット線対である（ＢＬａ、／ＢＬａ）と（ＢＬｂ、／ＢＬｂ）とは、それぞれＮウェル１を挟んだ左右のＰウェル２ａおよび２ｂ上にそれぞれビット線対毎に分離されて配置されている。 - 特許庁

In this nonvolatile semiconductor memory, memory cells MC including resistor memory elements 1 and transistors 2, 3 are arranged on each intersecting part of a plurality of word line couples WLA, WLB and a plurality of bit line couples BLA, BLB.例文帳に追加

この不揮発性半導体記憶装置では、複数のワード線対ＷＬＡ，ＷＬＢと複数のビット線対ＢＬＡ，ＢＬＢとの各交差部に、抵抗体記憶素子１とトランジスタ２，３を含むメモリセルＭＣを配置する。 - 特許庁

During data reading, the source line potential of the selected row is changed, a differential potential is generated in the pair of a selected bit line (BLa) with which the selected memory cell is connected and a reference bit line (BLb) with which the dummy cell is connected, and the differential potential is detected to read data.例文帳に追加

データ読出時、選択列のソース線電位を変化させ、選択メモリセルが接続する選択ビット線（ＢＬａ）およびダミーセルが接続するリファレンスビット線（ＢＬｂ）の対に差動電位が生じ、この差動電位を検出してデータ読出を行なう。 - 特許庁