deep submicronとは 意味・読み方・使い方

To reduce power consumption by suppressing the leak current in an MOSFET in an OFF state in an MOS logic circuit composed of a deep submicron MOS having a low threshold voltage, which can operate at high speed with a low power supply voltage, for example.例文帳に追加

例えば低電源電圧で高速動作可能な低しきい値電圧のディープサブミクロンＭＯＳからなるＭＯＳ論理回路において、オフ状態とされたＭＯＳＦＥＴのリーク電流を抑制し、消費電力を少なくすることにある。 - 特許庁

A defective portion in a via level is indicated, to markedly enhance the resolution of the diagnosis, since a layout of a deep submicron LSI circuit often requires multilayer wirings and since via information used over a wide range is used, by the symbol insertion part 7 for the passive element.例文帳に追加

受動素子用記号挿入部７により、ディープサブミクロンＬＳＩ回路のレイアウトがしばしば多層配線を必要とし、広範囲で使用されるビアの情報が利用されるのでビアレベルでの欠陥個所を示すことが可能になり診断の分解能が大幅に向上する。 - 特許庁

A defective portion in a via level can be indicated, to remarkably enhance the resolution of the diagnosis, since a layout of a deep submicron LSI circuit often requires multilayered wirings and since via information used over a wide range is used, by the symbol insertion part 7 for the passive element.例文帳に追加

受動素子用記号挿入部７により、ディープサブミクロンＬＳＩ回路のレイアウトがしばしば多層配線を必要とし、広範囲で使用されるビアの情報が利用されるのでビアレベルでの欠陥個所を示すことが可能になり診断の分解能が大幅に向上する。 - 特許庁

To provide a high performance, deep submicron double gate type SOIMOS, and its fabricating method, in which impurities are redistributed heavily on a buried gate insulation film interface, double gates are self-aligned and, at the same time, buried gate electrodes are electrically isolated completely from each other.例文帳に追加

埋め込みゲート絶縁膜界面に高濃度に不純物を再分布させ、ダブルゲートの位置合わせを自己整合的に行うと同時に、埋め込みゲート電極を各々電気的に完全に分離した高性能な超微細ダブルゲート型ＳＯＩＭＯＳ及びその製造方法を提供することにある。 - 特許庁

The present invention allows the mobility and transconductance of the field effect transistor to be improved to exceed those of a deep submicron state-of-the-art Si pMOSFET in addition to having a broad operating temperature range from a temperature (425 K) above room temperature down to an extremely low temperature (0.4 K) for enabling high device performance to be achieved even at low temperatures.例文帳に追加

本発明は、室温より上（４２５Ｋ）から極低温（０．４Ｋ）までの広範な温度動作範囲を有し、低温であっても高いデバイス性能が達成可能であることに加えて、ディープ・サブミクロンの現況技術のＳｉ ｐＭＯＳＦＥＴに勝る、移動度および相互コンダクタンスの向上が可能である。 - 特許庁