depleted layerとは 意味・読み方・使い方

Under conditions of a floating and zero potential, an SOI layer 3 is thickly formed to such a degree that a body region 5 is not completely depleted.例文帳に追加

フローティングおよびゼロ電位の条件下ではボディ領域５が完全空乏化しないほどに、ＳＯＩ層３は厚く形成されている。 - 特許庁

To provide a cylinder lining material for centrifugal casting which has a lining layer in which tungsten carbide particles and tungsten boride particles are dispersed in a nickel and/or cobalt alloy base material and has a particle-depleted layer of an extremely small thickness or a particle-depleted layer of a desirable thickness, and to provide a centrifugal casting method for manufacturing the cylinder lining material.例文帳に追加

ニッケルおよび／またはコバルト合金基地中に炭化タングステン粒子、硼化タングステン粒子が分散したライニング層を有し、粒子欠乏層の厚さがきわめて薄い、または、所望の厚さの粒子欠乏層を有する遠心鋳造用シリンダライニング材、シリンダライニング材を製造する遠心鋳造方法を提供する。 - 特許庁

A floating gate layer 32, which is equipped with a negative charge and serves as a third layer, is provided between a control gate electrode 34 and an AlGaN layer 11, so that the potential of the AlGaN layer 11, which is located substantially adjacent to the floating gate layer 32, is substantially set high to electrons, and a channel is depleted.例文帳に追加

負の電荷を有する第三の層である浮遊ゲート層（32）が制御ゲート電極（34）とAlGaN 層（11）との間に設けられているので、実質的に浮遊ゲート層（32）に隣接するAlGaN 層（11）の電子に対するポテンシャルを実質的に高くし、チャンネルを空乏化する。 - 特許庁

A silicon oxide film is formed on a substrate, having a silicon layer 3 (SOI layer) in a thin-film thickness suitable for the formation of a fully depleted type MISFET, and then an opening 5 is formed.例文帳に追加

完全空乏型ＭＩＳＦＥＴの形成に適した薄い膜厚のシリコン層３（ＳＯＩ層）を有する基板にシリコン酸化膜を形成し、続いて開口５を形成する。 - 特許庁

The MISFET has the laminated structure of a p-type layer 12 becoming the channel body, an n-type layer 11 in contact with its bottom surface to be depleted by built-in potential, and a p-type layer (substrate) 10 in contact with its bottom surface.例文帳に追加

ＭＩＳＦＥＴは、チャネルボディとなるｐ型層１２と、その底面に接してビルトインポテンシャルにより空乏化するｎ型層１１と、その底面に接するｐ型層（基板）１０の積層構造を有する。 - 特許庁

On the top surface of the clad layer 13-1, a p-type layer 15 and an n-type layer 16 are laminated in order, and in the range of an applied voltage used in an operation state, the entire area of the p-type layer 15 and a partial or the entire area of the n-type layer 16 are depleted.例文帳に追加

クラッド層１３−１の上面には、ｐ型層１５とｎ型層１６とが順次積層されており、動作状態で使用する印加電圧範囲において、ｐ型層１５の全領域とｎ型層１６の一部領域または全領域とが空乏化される。 - 特許庁

It is estimated that a voltage applied to the objective region when the edge position of the depleted layer reaches a predetermined position, is a breakdown voltage of the semiconductor device.例文帳に追加

空乏層のエッジ位置が対象領域内の所定位置に達したときの対象領域への印加電圧を半導体装置の耐圧と推定する。 - 特許庁

The semiconductor memory device includes a memory cell 50 formed in an SOI layer, and the memory cell has a first transistor 10, which is a type of being partially depleted, and a second transistor 20.例文帳に追加

ＳＯＩ層に形成されたメモリーセル５０を備え、このメモリーセルは、部分空乏型の第１トランジスター１０と、第２トランジスター２０とを有する。 - 特許庁