doping levelsとは 意味・読み方・使い方

PROCESS FOR DOPING TWO LEVELS OF DOUBLE POLY BIPOLAR TRANSISTOR AFTER FORMATION OF SECOND POLY LAYER例文帳に追加

第二のポリ層の形成後に二重ポリバイポーラトランジスタの２つのレベルをドーピングするプロセス - 特許庁

To provide an ion implantation method which obtains a plurality of doping density levels in a single ion implantation process.例文帳に追加

複数のドーピング濃度レベルを単一のイオン打ち込み工程において可能にするイオン注入方法を提供する。 - 特許庁

Multiple dopant sources may be employed to form active diffusion regions of varying doping levels.例文帳に追加

様々なドーピングレベルの活性拡散領域を形成するために、複数のドーパント源を利用することができる。 - 特許庁

In the barrier layer 4a, there are many acceptor levels generated in a position in contact with a boundary on the [001] orientation side of the well layer 4b and many donor levels generated in a position in contact with a boundary on the [00-1] orientation side of the well layer 4b to form a modulation doping structure.例文帳に追加

障壁層４ａ内で井戸層４ｂの［００１］方向側の界面と接する部分にアクセプタ準位が多く形成され、障壁層４ａ内で井戸層４ｂの［００-1］方向側の界面と接する部分にドナー準位が多く形成され、変調ドーピング構造となっている。 - 特許庁

To obtain a method for manufacturing a ROM memory cell, which can store at least three different logical levels by doping two different points of a polycrystalline silicon layer forming the gate region of a transistor.例文帳に追加

トランジスタのゲート領域を形成する多結晶シリコン層の２つの異なるドーピングにより、少なくとも３つの別個の論理レベルで記憶できるＲＯＭ型のメモリセルの製造方法を得る。 - 特許庁

A density of energy levels and a doping concentration of a group III-V material are enhanced through heteroepitaxy of group III-V and group IV materials and structural designs of elements.例文帳に追加

ＩＩＩ−Ｖ族材料のエネルギーレベルの密度とドーピング濃度をＩＩＩ−Ｖ族材料とＩＶ族材料のヘテロエピタキシと素子の構造設計によって高める。 - 特許庁

Furthermore, various materials for fabricating nanowires, thin films including p-type doping nanowires and n-type doping nanowires, nanowire heterostructures, light emitting nanowire heterostructures, flow masks for arranging nanowires on substrates, nanowire spraying techniques for forming nanowires as a film, techniques for reducing or eliminating phonon scattering of electrons in nanowires, and techniques for reducing surface levels in nanowires are described.例文帳に追加

さらに、ナノワイヤを製造するための様々な材料、ｐ型ドーピングナノワイヤおよびｎ型ドーピングナノワイヤを含む薄膜、ナノワイヤヘテロ構造、発光ナノワイヤヘテロ構造、ナノワイヤを基板上に配置するためのフローマスク、ナノワイヤを成膜するためのナノワイヤ噴霧技術、ナノワイヤにおける電子のフォノン散乱を減少または除去するための技術、および、ナノワイヤにおける表面準位を減少させるための技術が、説明される。 - 特許庁