gain locked loopとは 意味・読み方・使い方

The loop bandwidth of the phase-locked loop circuit is set to a desired value by setting the gain to a predetermined value by the gain setting circuit 60 and setting the time constant to a predetermined value by the time constant setting circuit 70.例文帳に追加

位相同期回路のループバンド幅は、ゲイン設定回路６０がゲインを所定値に設定し、時定数設定回路７０が時定数を所定値に設定することによって、所望値に設定される。 - 特許庁

To provide a phase-locked loop circuit which is capable of operating over a wide frequency range and reducing a gain of a voltage controlled oscillator.例文帳に追加

広周波数範囲で動作可能であり、電圧制御発振器のゲインを低減させることができる位相ロックループ回路を提供する。 - 特許庁

To provide a phase locked loop circuit which shortens capture time and improves an error rate by automatically controlling the loop filter gain of a digital PLL.例文帳に追加

ディジタルＰＬＬのループフィルタゲインを自動制御することで、キャプチャ時間の短縮、エラーレートの改善を実現する位相同期ループ回路を提供する。 - 特許庁

The phase locked loop frequency synthesizer includes a circuit that decides an actual gain of the voltage controlled oscillator by using at least one measurement parameter and provides a signal denoting the actual gain of the voltage controlled oscillator.例文帳に追加

位相ロックループ周波数シンセサイザは、少なくとも１つの測定パラメータから電圧制御発振器の実際の利得を決定し、電圧制御発振器の実際の利得を表す信号を送る回路を含む。 - 特許庁

The phase-locked loop circuit comprises a gain setting circuit 60 for setting a gain of a voltage controlled oscillator 40, and a time constant setting circuit 70 for setting a time constant determined from a magnitude of a current of a charge pump circuit 20 and a capacity value of a loop filter 30.例文帳に追加

位相同期回路は、電圧制御発振器４０のゲインを設定するゲイン設定回路６０と、チャージポンプ回路２０の電流の大きさ及びループフィルタ３０の容量値から決定される時定数を設定する時定数設定回路７０とを備えている。 - 特許庁

To provide a spread spectrum clock generator circuit which automatically compensates for variations in passive component values, system gain and charge pump current in a Phase Locked Loop (PLL) circuit.例文帳に追加

位相ロックループ回路内の受動素子値およびシステム利得およびチャージポンプ電流の変動を自動的に補正するスペクトル拡散クロック発生器回路を提供する。 - 特許庁

To provide a phase locked loop frequency synthesizer that can control fluctuation in the gain of a voltage controlled oscillator, improve a noise characteristic and has a short acquisition time.例文帳に追加

電圧制御発振器の利得の変動を制御することができ、雑音特性が改善された、短い捕捉時間を有する位相ロックループ周波数シンセサイザを提供すること。 - 特許庁

To provide a PLL circuit having an oscillator to be digitally controlled, and capable of compensating offset caused in switching loop gain and being locked at a high speed.例文帳に追加

ディジタル制御される発振器を有するＰＬＬ回路において、ループ利得を切り替える際に生じるオフセットを補償し、高速にロックさせることが可能なＰＬＬ回路を提供すること。 - 特許庁