integration circuitsとは 意味・読み方・使い方

Integration circuits 101 to 105, storage circuits 111 to 115, first selection circuits 131 to 135, adder circuits 121 to 125, and second selection circuits 141 to 145 placed on 16-stages of data paths configure arithmetic circuits for carrying out correlation processing on the respective data paths.例文帳に追加

１６段のデータパスに配置される積算回路１０１〜１０５、記憶回路１１１〜１１５、第１選択回路１３１〜１３５、加算回路１２１〜１２５及び第２選択回路１４１〜１４５は、それぞれのデータパス上において相関処理を行う演算回路を構成している。 - 特許庁

To provide a nonvolatile semiconductor memory device suitable for high integration by reducing the circuit scale of a column system circuit by decreasing especially the number of sense amplifier circuits, data latch circuits, and verify-circuits.例文帳に追加

カラム系回路の回路規模を、特にセンスアンプ回路、データラッチ回路、ベリファイ回路の数を減ずることによって小さくし、高集積化に適した不揮発性半導体記憶装置を提供する。 - 特許庁

A multi-clock design style is necessary for integrated circuits(IC) with a high degree of integration such as a very large-scale integration or an ultra large-scale integration (VLSI or ULSI) used for a complicated ASIC (application specific integrated circuit), an SOC(systems on a chip) in a number of cases on grounds of functions and/or performance.例文帳に追加

高い集積度を持つ集積回路（IC）、例えば、複雑なASIC（Application Specific Integrated Circuits：特定用途集積回路）あるいはSOC（Systems on a Chip）に対して用いられる大規模あるいは超大規模集積回路（VLSIあるいはULSI）は、多くの場合、機能および／あるいは性能上の理由からマルチクロック設計スタイルを必要とする。 - 特許庁

The synthesis circuit 19 synthesizes Mx, My, Sx and Sy and they are supplied to integration circuits 15X and 15Y.例文帳に追加

合成回路１９では、Ｍｘ、Ｍｙ、Ｓｘ、Ｓｙが合成され、積分回路１５Ｘ、１５Ｙへ供給される。 - 特許庁

To provide a method of manufacturing an image sensor that provides a vertical integration of transistor circuits and photodiodes.例文帳に追加

トランジスタ回路とフォトダイオードの垂直型集積を提供できるイメージセンサーの製造方法を提供する。 - 特許庁

Electric charge storing operations in integration circuits 20_m, n, CDS operations in CDS circuits 30_m, n, filtering operations in filter circuits 40_m, n, and A-D converting operations in A-D converting circuits 50_m, n, are performed for every (N×T) time, respectively.例文帳に追加

積分回路２０_m,nにおける電荷蓄積動作、ＣＤＳ回路３０_m,nにおけるＣＤＳ動作、フィルタ回路４０_m,nにおけるフィルタリング動作、および、Ａ／Ｄ変換回路５０_m,nにおけるＡ／Ｄ変換動作それぞれは、時間(Ｎ×Ｔ)毎に処理がなされる。 - 特許庁

Electric charge storing operations in integration circuits 20_m, n, CDS operations in CDS circuits 30_m, n, filtering operations in filter circuits 40_m, n, and A-D converting operations in A-D converting circuits 50_m, n are performed for every (N×T) time, respectively.例文帳に追加

積分回路２０_m,nにおける電荷蓄積動作、ＣＤＳ回路３０_m,nにおけるＣＤＳ動作、フィルタ回路４０_m,nにおけるフィルタリング動作、および、Ａ／Ｄ変換回路５０_m,nにおけるＡ／Ｄ変換動作それぞれは、時間(Ｎ×Ｔ)毎に処理がなされる。 - 特許庁

Each of the CDS circuits 13_m uses a voltage output from the integration circuits 12_m, for a reference voltage at a reference time when clamp switches SW_3 are opened and outputs a voltage in response to a difference between the reference voltage and the voltage output from the integration circuits 12_m after the reference time.例文帳に追加

ＣＤＳ回路１３_ｍは、クランプ用スイッチＳＷ_３が開く基準時刻に積分回路１２_ｍから出力される電圧値を基準電圧値とし、この基準時刻以降、積分回路１２_ｍから出力される電圧値と基準電圧値との差に応じた電圧値を出力する。 - 特許庁