microprocessor memory interfaceとは 意味・読み方・使い方

The microprocessor having a bus master and the system bus has an external bus interface having an interface function between the external bus connected to an external memory and the system bus.例文帳に追加

バスマスタとシステムバスとを有するマイクロプロセッサにおいて、外部メモリに接続された外部バスと前記システムバスとのインターフェース機能を有する外部バスインターフェースを有する。 - 特許庁

The controller has a system interface connected to at least one external system end, a microprocessor for a processing system command, and a memory interface capable of exchanging data with the solid-state storage medium.例文帳に追加

該コントローラ内には少なくとも1個の外部システムエンドに接続するシステムインターフェース、処理システム指令のマイクロプロセッサ、該ソリッドステートストレージメディアとデータ交換が可能なメモリインターフェースを具える。 - 特許庁

The controller has a system interface connected to a system end, a microprocessor for a processing system command, and a memory interface capable of exchanging data with the solid-state storage medium.例文帳に追加

該コントローラ内にはシステムエンドに接続するシステムインターフェース、処理システム指令のマイクロプロセッサ、該ソリッドステートストレージメディアとデータ交換が可能なメモリインターフェースを具える。 - 特許庁

The display-based tutorial module comprises an interface having an image displaying device, a memory device that stores a tutorial having a plurality of chapters, and a microprocessor that controls and coordinates at least the user interface and the memory device.例文帳に追加

表示式チュートリアルモジュールは、画像表示装置を有するインターフェースと、複数のチャプターを有するチュートリアルを保存するメモリ装置と、少なくともユーザーインターフェース及びメモリ装置を制御し、調整するように構成されたマイクロプロセッサとを含む。 - 特許庁

Interface circuits 131a and 132a for direct input and an interface circuit 134a for direct output are connected to the data bus 118 of a microprocessor 111 having a non-volatile memory 112 in which a control program or the like is stored and an RAM memory 113 for arithmetic processing.例文帳に追加

制御プログラム等が格納された不揮発メモリ１１２と演算処理用ＲＡＭメモリ１１３を有するマイクロプロセッサ１１１のデ−タバス１１８には、直接入力用インタフェ−ス回路１３１ａ、１３２ａ、直接出力用インタフェ−ス回路１３４ａが接続される。 - 特許庁

The user interface, the microprocessor, and the memory device are operatively linked so that a user can operate the analyzer by event driven tutorial images per chapter in the image displaying device.例文帳に追加

ユーザーインターフェース、マイクロプロセッサ及びメモリ装置は、画像表示装置上で、ユーザーにチュートリアル画像をイベント駆動式にチャプター単位で表示するように動作可能に統合され、構成されている。 - 特許庁

DRAM devices and SRAM devices have a NAND interface system (interface system in which the same pin is commonly used for an address and data) so as to be coupled directly to a bus (address/data bus and control bus) of a NAND flash memory device connected to a microprocessor.例文帳に追加

本発明によると、DRAM装置及びSRAM装置はマイクロプロセッサーに連結されたNAND型フラッシュメモリ装置のバス（アドレス/データバス及び制御バス）に直接連結されるようにNANDインターフェイス方式（同一のピンがアドレス及びデータに共通に使用されるインターフェイス方式）を有する。 - 特許庁

A display controller includes: a memory core which holds image data to be displayed; a register set holding structure data which enables display of the image data; and a bus interface which realizes bus communication between the memory core of the display controller and a microprocessor.例文帳に追加

ディスプレイコントローラは、表示される画像データを保持するメモリコアと、画像データの表示を可能にする構成データを保有するレジスタセットとを含むと共に、ディスプレイコントローラのメモリコアとマイクロプロセッサとの間でバスによる通信を可能にするバスインタフェースを含む。 - 特許庁