parallel channel effectとは 意味・読み方・使い方

When starting the differential amplifier 100, an initialization control unit 170 turns on P-channel field effect transistors 171 and 162 over a predetermined time to form first and second current paths in parallel with the P-channel field effect transistors 111 and 112.例文帳に追加

初期化制御部１７０は、差動増幅器１００の起動時に、Ｐチャネル電解効果トランジスタ１７１および１７２を所定時間に亙ってＯＮ状態とし、Ｐチャネル電界効果トランジスタ１１１および１１２の各々と並列な第１および第２の電流路を形成する。 - 特許庁

To provide a system capable of estimating the change of a cable conductor temperature by a finite element method, in consideration of an effect by a cooling water channel when the cooling water channel is provided in parallel with a power cable buried underground.例文帳に追加

地中に埋設された電力ケーブルに冷却水路が並設される場合の該冷却水路による効果を考慮したケーブル導体温度の変化を有限要素法によって推定可能なシステム等を提供することを課題とする。 - 特許庁

In the transmission gate for a sample-hold circuit provided with P channel and N channel field effect transistors connected in parallel between an input terminal and a hold capacitor, field effect transistors whose sources and drains are respectively short-circuited and the size of which is halved are connected in series between the respective field effect transistors and the hold capacitor.例文帳に追加

入力端子とホールドコンデンサ間に並列に接続されたＰチャネルとＮチャネルの電界効果トランジスタを具えたサンプルホールド回路のトランスミッションゲートにおいて、それぞれの電界効果トランジスタとホールドコンデンサ間に、それぞれの電界効果トランジスタのサイズの２分の１のサイズでソースとドレインが短絡された電界効果トランジスタがそれぞれ直列に接続される。 - 特許庁

The threshold level change means employs a CMOS inverter circuit, comprising P-channel or N-channel field effect transistors connected in parallel or series, or whose gate length or gate width are differentiated or employs a comparator circuit or other configurations.例文帳に追加

スレショルドレベル変更手段には、ＣＭＯＳインバータ回路のＰチャネルまたはＮチャネルの一方を複数並列接続したもの、複数直列接続したもの、双方のゲート長・ゲート幅に差異を設けたもの、比較回路を用いたもの等を使用する。 - 特許庁

To provide a technology of enhancing a deteriorated reduction effect of an overall read time due to a horizontal blanking time in speeding up a reading speed of a row scanning type CMOS sensor by means of multi-channel parallel reading.例文帳に追加

行走査型のＣＭＯＳセンサを多チャンネル並列読み出しによって、読み出し速度を高速化する際に、水平ブランキング時間による総合読み出し時間の短縮効果の悪さを改善する。 - 特許庁

A mute means 18 comprises a plurality of n-channel type field effect transistors TR each connected in parallel between the output terminal 1602 of the switching circuit 16 and the input terminal of a low pass filter 20, and a controller 19 for independently controlling turning on/off each of the transistors TR.例文帳に追加

ミュート手段１８はスイッチング回路１６の出力端１６０２とローパスフィルタ２０の入力端２００２との間に並列接続された複数のＮチャンネル型電界効果型トランジスタＴＲと、各トランジスタＴＲのオン、オフを独立して制御するコントローラ１９とを含んで構成されている。 - 特許庁

An induction coil L1 and a resonant capacitor C1 with the forward voltage of a body diode connected reverse to the direction of a voltage in a DC supply has a resonant circuit connected in parallel, and an n-channel first field effect transistor F1 to turn the connection to the DC supply E1 on and off.例文帳に追加

ボディダイオードの順方向が直流電源による電圧の向きの逆向きとなるように接続された誘導コイルＬ１と共振コンデンサＣ１とが並列に接続された共振回路と直流電源Ｅ１との接続をオンオフするｎチャネルの第１電界効果トランジスタＦ１を備える。 - 特許庁