pipelined processorとは 意味・読み方・使い方

The identical processing communication information useful in pipelined multiprocessing or parallel multiprocessing is stored in each processor communication register (PCR).例文帳に追加

各プロセッサ通信レジスタ（ＰＣＲ）に、パイプライン化されたマルチプロセッシングまたは並列マルチプロセッシングに有用な同一のプロセッサ通信情報がストアされる。 - 特許庁

One embodiment comprises a pipelined processor having logic components which receive power at a first voltage and a set of SRAM cells which receive power at a second voltage.例文帳に追加

第１の電圧で電力を受ける論理回路素子を有するパイプライン方式のプロセッサ及び第２の電圧で電力を受けるＳＲＡＭセルのセットを備える。 - 特許庁

Each processor element is pipelined, such that the latency for an arithmetic operation to complete is a multiple of the period, with which new operations can be initiated.例文帳に追加

各プロセッサ素子は、終了する算術演算の待ち時間を、それにより新しい演算をスタートする周期の倍数になるように、パイプライン処理している。 - 特許庁

The processor includes: first and second processor cores 114 having a plurality of pipelined execution units (P0, P1, P2, and P3) for executing an issue group of multiple instructions and scheduling logic.例文帳に追加

プロセッサは、多数の命令の発行グループを実行するための複数のパイプライン実行ユニット（Ｐ０、Ｐ１、Ｐ２、Ｐ３）を有する第１および第２のプロセッサ・コア１１４と、スケジューリング論理とを有する。 - 特許庁

To provide a test method for an information processor for efficiently performing a test by filling a pipelined CPU with an effective instruction string and shortening the time required for exceptional processing.例文帳に追加

パイプライン化されているCPUに有効な命令列を充填し、さらに、例外処理にかかる時間を短縮して、効率の良い試験を行なう、情報処理装置の試験方法を提供する。 - 特許庁

In a multi-tasking pipelined processor, consecutive instructions are executed by different tasks to eliminate the need to purge an instruction execution pipeline of subsequent instructions when a previous instruction cannot be completed.例文帳に追加

マルチタスクパイプラインプロセッサにおいて、連続する命令が種々のタスクによって実行され、前の命令を完了できないときに後の命令の命令実行パイプラインを取除く必要をなくす。 - 特許庁

A pipelined data processor with instruction-initiated power management control in which a plurality of subcircuits, including a pipeline subcircuit and a circuit for generating and controlling at least one clock signal respond to at least one control signal by selectively disabling a clock signal to the pipeline subcircuit.例文帳に追加

信号開始によるパワー管理制御を備えたパイプライン型データプロセッサであって、パイプラインサブ回路を含む複数のサブ回路と、少なくとも１つのクロック信号を生成し制御する回路とが、パイプラインサブ回路へのクロック信号を選択的にディスエーブルすることによって少なくとも１つの制御信号に応答する。 - 特許庁