processor interface chipとは 意味・読み方・使い方

This storage device freely attachable/detachable to/from an information processor is provided with the IC chip, a first control part extracting a control command for the IC chip included in the control command for the storage device from the information processor; and a second control part performing interface change in compliance with the IC chip to the control command for the IC chip for giving it to the IC chip.例文帳に追加

情報処理装置に対して着脱自在な記憶装置であって、ＩＣチップと、情報処理装置からの記憶装置に対する制御コマンドに含まれているＩＣチップ用の制御コマンドを抽出する第１制御部と、ＩＣチップ用の制御コマンドに対してＩＣチップに応じたインタフェース変換を行い、ＩＣチップに与える第２制御部とを備える。 - 特許庁

The LSI circuit 1 is constituted by forming a processor 2 for performing main control, a memory 3 for executing the processor, a logic circuit 6 for forming the timing gate of the processor 2, a controller 4 for performing interface control with the outside, and a digital signal processor for performing servo control of the optical head on one chip.例文帳に追加

このＬＳＩ回路１は、主制御を行うプロセッサ２と、プロセッサの実行のためのメモリ３と、プロセッサ２のタイミングゲートを作成するロジック回路６と、外部とのインターフェース制御を行うコントローラ４と、光学ヘッドをサーボ制御するデジタルシグナルプロセッサとをワンチップ上に形成したものである。 - 特許庁

To provide an interface circuit which sends and receives data by following a simple procedure and has a small number of pins of a control signal line, with respect to an interface circuit for the host processor of an LSI having plural arithmetic units on one chip.例文帳に追加

複数の演算ユニットを１つのチップに搭載するＬＳＩのホストプロセッサとのインターフェース回路において、簡単な手順でデータのやりとりを行い、制御信号線のピン数の少ないインターフェース回路の提供。 - 特許庁

A system chip 3 returns a response that a request response processor 46 inside an IO request processing section 33 has received by a serial interface 34 and stores it in a latch 41.例文帳に追加

システムチップ３は、ＩＯリクエスト処理部３３内部のリクエスト応答処理部４６が受信した応答を、シリアルインタフェース３４で折り返してラッチ４１に格納する。 - 特許庁

To achieve speeding up in a graphic and a video display by achieving speeding up of an interface processing speed and controlling and suppressing the electric power consumption within a chip by disposing a large-scale bus between a display processor and a memory in the graphic and video display system of a computer.例文帳に追加

本発明は、計算機のグラフィックおよびビデオ表示システムにおいて、表示プロセッサとメモリ間に大規模なバスを設けることにより、インターフェース処理速度の高速化を実現し、またチップ内の消費電力を制御、抑制することにより、グラフィックおよびビデオ表示において高速化を実現する。 - 特許庁