refresh bufferとは 意味・読み方・使い方

The control circuit controls a corresponding write buffer so as to selectively hold data supplied to the external input circuit in the corresponding write buffer during a period of time for the refresh operation and the read operation of a corresponding memory bank, and control the corresponding write buffer to supply data to the corresponding memory bank after the completion of the refresh operation and the read operation of the corresponding memory bank.例文帳に追加

制御回路は、対応するメモリバンクのリフレッシュ動作と読み出し動作の期間に、外部入力回路に供給されたデータを対応するライトバッファに選択的に保持させる様に、対応するライトバッファを制御し、対応するメモリバンクのリフレッシュ動作と読み出し動作の完了後に、対応するメモリバンクにデータが対応するライトバッファに供給するよう制御する。 - 特許庁

By such a memory, as an external clock is supplied to the command input buffer at the time of data holding mode, a refresh-command is inputted and self-refresh operation can be performed, at the time, an external clock is not supplied to the address input buffer and the data input buffer, current consumption caused by the above can be reduced.例文帳に追加

かかるメモリによれば，データ保持モード時において，外部クロックがコマンド入力バッファに供給されるので，リフレッシュコマンドを入力してセルフリフレッシュ動作を行うことができ，そのとき外部クロックのアドレス入力バッファやデータ入力バッファへの供給が行われないので，それに伴う消費電流を削減することができる。 - 特許庁

When a refresh-test for a redundant memory cell is performed, a redundant CBR refresh-counter 15 is activated for each input of a control signal RACBR, counts the number of input of redundant CBR commands, and outputs them to a X address buffer 2A as redundant counter signals RCNT0- RCNT5.例文帳に追加

冗長CBRリフレッシュカウンタ15は、冗長メモリセルに対するリフレッシュテストを行う場合、制御信号RACBRが入力される毎に活性化され、冗長CBRコマンドの入力される数を計数し、計数値を冗長カウンタ信号RCNT0〜RCNT5として、Xアドレスバッファ2Aへ出力する。 - 特許庁

The X address buffer 2A outputs counter signals being origin for generating internal X address signals XA0-XA11 corresponding to the case of a refresh-test of memory cells and redundant memory cells switching an address counter signal outputted by a CBR refresh-counter 4 and a redundant counter signal outputted by redundant CBR refresh-counter 14.例文帳に追加

Xアドレスバッファ2Aは、内部Xアドレス信号XA0〜XA11を生成する元となるカウンタ信号を、メモリセルと冗長メモリセルとのリフレッシュテストの場合に対応して、CBRリフレッシュカウンタ4の出力するアドレスカウンタ信号と、冗長CBRリフレッシュカウンタ14の出力する冗長カウンタ信号とを切り替えて出力する。 - 特許庁

Thin-film transistors are used for a clock generation part 16, a command decoder 17, a mode resistor 18, a control part 20, a row address buffer and refresh circuit 21, a column address buffer and the burst counter 22, a data control circuit 23, a latch circuit 24, a DLL 25, and a column decoder 31.例文帳に追加

クロック発生部１６、コマンドデコーダ１７、モードレジスタ１８、制御部２０、ロウアドレスバッファ＆リフレッシュ回路２１、カラムアドレスバッファ＆バーストカウンタ２２、データ制御回路２３、ラッチ回路２４、ＤＬＬ２５、カラムデコーダ３１は、薄膜のトランジスタを用いる。 - 特許庁

This semiconductor storage device comprises a command decoder 1 receiving an external signal and generating a command, a clock buffer 2, gates 3, 4, and a refresh counter 7.例文帳に追加

本発明に係る半導体記憶装置は、外部信号を受けてコマンドを発生するコマンドデコーダ１、外部クロックを受けるクロックバッファ２、ゲート３，４、およびリフレッシュカウンタ７を含む。 - 特許庁

Since the LCD controller 5 and the frame buffer 4 are disconnected from the high-speed bus Bh, the electric power consumption during LCD refresh can be reduced.例文帳に追加

ＬＣＤコントローラ５およびフレームバッファ４が高速バスＢｈから切り離されるので、ＬＣＤリフレッシュ時の消費電力を低減することができる。 - 特許庁

To provide an input buffer circuit and a semiconductor memory provided therewith, which enables recovery from a refresh operation with a reduced current consumption at refreshing.例文帳に追加

リフレッシュ動作からの復帰を可能にすると共に、リフレッシュ動作時における消費電流を低減した入力バッファ回路及びそれを備えた半導体記憶装置を提供する。 - 特許庁