refresh bufferとは 意味・読み方・使い方

The X address buffer 2A outputs counter signals being origin for generating internal X address signals XA0-XA11 corresponding to the case of a refresh-test of memory cells and redundant memory cells switching an address counter signal outputted by a CBR refresh-counter 4 and a redundant counter signal outputted by redundant CBR refresh-counter 14.例文帳に追加

Xアドレスバッファ2Aは、内部Xアドレス信号XA0〜XA11を生成する元となるカウンタ信号を、メモリセルと冗長メモリセルとのリフレッシュテストの場合に対応して、CBRリフレッシュカウンタ4の出力するアドレスカウンタ信号と、冗長CBRリフレッシュカウンタ14の出力する冗長カウンタ信号とを切り替えて出力する。 - 特許庁

By such a memory, as an external clock is supplied to the command input buffer at the time of data holding mode, a refresh-command is inputted and self-refresh operation can be performed, at the time, an external clock is not supplied to the address input buffer and the data input buffer, current consumption caused by the above can be reduced.例文帳に追加

かかるメモリによれば，データ保持モード時において，外部クロックがコマンド入力バッファに供給されるので，リフレッシュコマンドを入力してセルフリフレッシュ動作を行うことができ，そのとき外部クロックのアドレス入力バッファやデータ入力バッファへの供給が行われないので，それに伴う消費電流を削減することができる。 - 特許庁

The refresh region is set by, for example, an address scramble circuit 90 provided between an address buffer 91 and an address decoder 92.例文帳に追加

なお、このようなリフレッシュ領域は、アドレスバッファ９１とアドレスデコーダ９２との間に設けられるアドレススクランブル回路９０などによって設定される。 - 特許庁

Since the LCD controller 5 and the frame buffer 4 are disconnected from the high-speed bus Bh, the electric power consumption during LCD refresh can be reduced.例文帳に追加

ＬＣＤコントローラ５およびフレームバッファ４が高速バスＢｈから切り離されるので、ＬＣＤリフレッシュ時の消費電力を低減することができる。 - 特許庁

The control circuit controls a corresponding write buffer so as to selectively hold data supplied to the external input circuit in the corresponding write buffer during a period of time for the refresh operation and the read operation of a corresponding memory bank, and control the corresponding write buffer to supply data to the corresponding memory bank after the completion of the refresh operation and the read operation of the corresponding memory bank.例文帳に追加

制御回路は、対応するメモリバンクのリフレッシュ動作と読み出し動作の期間に、外部入力回路に供給されたデータを対応するライトバッファに選択的に保持させる様に、対応するライトバッファを制御し、対応するメモリバンクのリフレッシュ動作と読み出し動作の完了後に、対応するメモリバンクにデータが対応するライトバッファに供給するよう制御する。 - 特許庁

To enable processing a refresh-cycle and an external read/write access cycle in parallel in a dynamic type memory device to/from which data is inputted/outputted to the outside through a data buffer register.例文帳に追加

データ・バッファ・レジスタを介して外部とデータを入出力するダイナミック型メモリ装置において、リフレッシュ・サイクルと外部リード/ライト・アクセス・サイクルとを並行処理可能にする。 - 特許庁

And when refresh-operation, normal read-out operation of data, or write-in operation of data are not overlapped, data held in the write-data buffer 4 is rewritten in a corresponding memory cell.例文帳に追加

そして、リフレッシュ動作と、通常のデータの読み出しまたは書き込み動作とが重ならないときに、対応するメモリセルにライトデータバッファ４の保持データを書き戻す。 - 特許庁

This semiconductor storage device comprises a command decoder 1 receiving an external signal and generating a command, a clock buffer 2, gates 3, 4, and a refresh counter 7.例文帳に追加

本発明に係る半導体記憶装置は、外部信号を受けてコマンドを発生するコマンドデコーダ１、外部クロックを受けるクロックバッファ２、ゲート３，４、およびリフレッシュカウンタ７を含む。 - 特許庁