resistive networkとは 意味・読み方・使い方

The resistance circuit is constituted by connecting one or a plurality of second dedicated current breaking resistive elements RC0 in parallel to a unit resistance network constituted by connecting a plurality of unit resistances, each constituted by connecting a setting resistance element RTn and a first dedicated current breaking resistive element RLn in parallel, in series.例文帳に追加

設定抵抗素子ＲＴｎと第１の切断専用抵抗素子ＲＬｎを並列接続した単位抵抗を複数の直列接続した単位抵抗網に第２の切断専用抵抗素子ＲＣ０を１個または複数個並列に接続して抵抗回路を構成する。 - 特許庁

A differential termination and attenuator network 60 receives a differential input signal IN+ and IN- having a DC common-mode voltage V_CM, the network circuit includes first and second input termination resistors, coupled in parallel with corresponding resistive attenuator circuits 76 and 78.例文帳に追加

差動終端及び減衰回路網６０は、直流コモン・モード電圧Ｖ_CMを有する差動入力信号ＩＮ＋及びＩＮ−を受け、第１及び第２入力終端抵抗器６８及び７０があり、抵抗性減衰回路７６及び７８と並列に接続される。 - 特許庁

A differential termination and an attenuator circuit network 60 have an internal termination voltage generating circuit 61, and first and second termination resistors 68 and 70 are parallely connected to corresponding resistive attenuator circuits 84 and 86.例文帳に追加

差動終端及び減衰器回路網６０は、内部終端電圧発生回路６１を有し、第１及び第２終端抵抗器６８及び７０が対応する抵抗性減衰器回路８４及び８６と並列接続される。 - 特許庁

A differential termination and an attenuator circuit network 60 have an automatic termination voltage generating circuit 61, and first and second termination resistors 68 and 70 are parallely connected to corresponding resistive attenuator circuits 84 and 86.例文帳に追加

差動終端及び減衰器回路網６０は、自動終端電圧発生回路６１を有し、第１及び第２終端抵抗器６８及び７０が対応する抵抗性減衰器回路８４及び８６と並列接続される。 - 特許庁

Since the master 40 connected to the connector 30 determines the communication timing depending on the resistance R1 of the resistive element 32 in the connector 30, a general-purpose master can be used for the master 40 of each PLC network 20.例文帳に追加

コネクタ３０内の抵抗素子３２の抵抗値Ｒ1に応じて、そのコネクタ３０に接続されているマスタ４０が通信タイミングを決定するので、各ＰＬＣネットワーク２０のマスタ４０として汎用のマスタを使用することができる。 - 特許庁

This device is equipped with a partitioning-based arrangement processing means 2 which assigns respective cells to areas obtained by dividing a chip and determines tentative arrangement of the cells and a resistive-network system arrangement processing means 4 which assumes that virtual nets are extended to the respective cells from the tentative arrangement and the nets are spring and then determines the arrangement of the cells.例文帳に追加

チップを分割した領域に各セルを振り分け、各セルの暫定配置を決めるパーティショニングベースの配置処理手段２と、該暫定配置から各セルに仮想のネットが張られているとみなして、ネットをバネと考えてセルの配置を決めるレジスティブネットワーク方式の配置処理手段４とを備える。 - 特許庁

A computer is made to execute processing for determining rearrangement locations of a plurality of cells by the resistive network system by considering that attraction is generated from arrangement locations corresponding to each of the plurality of cells to each of the plurality of cells on the basis of information showing arrangement locations of each of the plurality of cells to be provided on a chip and information showing connection relation between the cells in the plurality of cells.例文帳に追加

コンピュータに、チップ上に設けられる複数のセルそれぞれの配置位置を示す情報と、前記複数のセルにおけるセル間の接続関係を示す情報とに基づいて、前記複数のセルそれぞれに対して前記複数のセルそれぞれに対応する前記配置位置から引力が生じるとして、レジスティブネットワーク方式により前記複数のセルの再配置位置を求める処理を実行させる。 - 特許庁