sampling clocksとは 意味・読み方・使い方

A generating part 22 generates a plurality of sampling clocks with different phases from a driving clock.例文帳に追加

発生部２２は、駆動クロックから、互いに位相の異なる複数のサンプリングクロックを生成する。 - 特許庁

Furthermore, frequencies of sampling clocks 71-73 generated from the system clock 70 are switched.例文帳に追加

また、システムクロック７０から生成されるサンプリングクロック７１〜７３の周波数が切り替えられる。 - 特許庁

RECEIVER, METHOD, AND PROGRAM FOR SAMPLING DATA, TAKING IN ACCOUNT SYSTEM CLOCKS OF A PLURALITY OF SYSTEM SIGNALS例文帳に追加

複数のシステム信号のシステムクロックを考慮してサンプリングする受信機、方法及びプログラム - 特許庁

A sampling circuit 106 samples a received data signal RXDATA with the second multi-phase clocks and generates a plurality of sampling signals.例文帳に追加

サンプリング回路１０６は受信データ信号ＲＸＤＡＴＡを第２多相クロックでサンプリングして、複数のサンプリング信号を生成する。 - 特許庁

For this reason, the sampling circuit 20 stops sampling until the number of clocks from the clock signal CLK reaches the predetermined value in the register 41.例文帳に追加

このため、サンプリング回路２０は、クロック信号ＣＬＫからのクロック数がレジスタ４１の所定値に達するまで、サンプリングを停止する。 - 特許庁

For response data to a calibration request command issued by a request for re-calibration, a plurality of sampling clocks with different phases are selected from a continuous phase range in which valid sampling of sampling clocks detected in the last calibration process is possible and the result of sampling of the selected sampling clocks is verified to carry out a simple calibration.例文帳に追加

再キャリブレーション要求で発行されたキャリブレーション要求コマンドに対するレスポンスデータについて、最後のキャリブレーション処理で検出されたサンプリングクロックの正当なサンプリングが可能な連続した位相設定範囲から、位相の異なる複数個のサンプリングクロックを選択し、その選択されたサンプリングクロックでサンプリングを行なった結果の正当性を確認することで簡易キャリブレーションを実行する。 - 特許庁

A sampling clock selection circuit 5 selects one sampling clock providing an optimum phase from among multi-phase clocks generated from the PLL circuit 3.例文帳に追加

サンプリングクロック選択回路５はＰＬＬ回路３が生成するマルチフェイズクロックの中から最適な位相を与える１つのサンプリングクロックを選択する。 - 特許庁

In addition, after a phase for a clock signal of the data signal is retained, the memory controller periodically generates sampling clocks; and also the phase of the data signal is adjusted according to the sampling clocks after the phase retention in the DRAMs.例文帳に追加

更に、DRAMで、データ信号のクロック信号に対する位相が保持された後、メモリコントローラは周期的にサンプリングクロックを発生し、他方、DRAMでは、位相保持後、サンプリングクロックにしたがって、データ信号の位相を調整する。 - 特許庁