「sampling clocks」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A phase determining part 60 in a signal processing circuit 1 makes a clock generator 20 generate sampling clocks C0 to Cn with different phases and sequentially gives the sampling clocks C0 to Cn to an analog-digital converter 10.例文帳に追加

信号処理回路1内の位相決定部60は、クロック発生器20に位相の異なるサンプリングクロックC0〜Cnを発生させてアナログ-デジタル変換器10に順次与える。 - 特許庁

Thus, sampling clocks made to correspond to the range of horizontal effective pixels can be outputted.例文帳に追加

こうして水平有効画素範囲に応じたサンプリングクロックを出力することができる。 - 特許庁

A generating part 22 generates a plurality of sampling clocks with different phases from a driving clock.例文帳に追加

発生部２２は、駆動クロックから、互いに位相の異なる複数のサンプリングクロックを生成する。 - 特許庁

Furthermore, frequencies of sampling clocks 71-73 generated from the system clock 70 are switched.例文帳に追加

また、システムクロック７０から生成されるサンプリングクロック７１〜７３の周波数が切り替えられる。 - 特許庁

RECEIVER, METHOD, AND PROGRAM FOR SAMPLING DATA, TAKING IN ACCOUNT SYSTEM CLOCKS OF A PLURALITY OF SYSTEM SIGNALS例文帳に追加

複数のシステム信号のシステムクロックを考慮してサンプリングする受信機、方法及びプログラム - 特許庁

A sampling circuit 106 samples a received data signal RXDATA with the second multi-phase clocks and generates a plurality of sampling signals.例文帳に追加

サンプリング回路１０６は受信データ信号ＲＸＤＡＴＡを第２多相クロックでサンプリングして、複数のサンプリング信号を生成する。 - 特許庁

For this reason, the sampling circuit 20 stops sampling until the number of clocks from the clock signal CLK reaches the predetermined value in the register 41.例文帳に追加

このため、サンプリング回路２０は、クロック信号ＣＬＫからのクロック数がレジスタ４１の所定値に達するまで、サンプリングを停止する。 - 特許庁

For response data to a calibration request command issued by a request for re-calibration, a plurality of sampling clocks with different phases are selected from a continuous phase range in which valid sampling of sampling clocks detected in the last calibration process is possible and the result of sampling of the selected sampling clocks is verified to carry out a simple calibration.例文帳に追加

再キャリブレーション要求で発行されたキャリブレーション要求コマンドに対するレスポンスデータについて、最後のキャリブレーション処理で検出されたサンプリングクロックの正当なサンプリングが可能な連続した位相設定範囲から、位相の異なる複数個のサンプリングクロックを選択し、その選択されたサンプリングクロックでサンプリングを行なった結果の正当性を確認することで簡易キャリブレーションを実行する。 - 特許庁

A sampling clock selection circuit 5 selects one sampling clock providing an optimum phase from among multi-phase clocks generated from the PLL circuit 3.例文帳に追加

サンプリングクロック選択回路５はＰＬＬ回路３が生成するマルチフェイズクロックの中から最適な位相を与える１つのサンプリングクロックを選択する。 - 特許庁

In addition, after a phase for a clock signal of the data signal is retained, the memory controller periodically generates sampling clocks; and also the phase of the data signal is adjusted according to the sampling clocks after the phase retention in the DRAMs.例文帳に追加

更に、DRAMで、データ信号のクロック信号に対する位相が保持された後、メモリコントローラは周期的にサンプリングクロックを発生し、他方、DRAMでは、位相保持後、サンプリングクロックにしたがって、データ信号の位相を調整する。 - 特許庁

To provide a receiver, or the like, capable of obtaining sampling data which is an integral multiple of respective system clocks, while suppressing the operation clocks to be low in an A/D converter and a signal processing portion.例文帳に追加

Ａ／Ｄ変換器及び信号処理部における動作クロックを低く抑えつつ、各システムクロックの整数倍のサンプリングデータが得られる受信機等を提供する。 - 特許庁

A generating part 23 uses the plurality of sampling clocks to sample a digital modulated signal obtained by modulating a carrier in accordance with baseband data and generate sampling data.例文帳に追加

生成部２３は、複数のサンプリングクロックを用いて、ベースバンドデータに応じてキャリアが変調されて得られたデジタル変調信号をサンプリングし、サンプリングデータを生成する。 - 特許庁

A/D converters 1, 2 convert analog signals to digital signals according to the sampling clocks from a clock generator unit 8.例文帳に追加

Ａ／Ｄ変換器１，２は、クロック発生装置８からのサンプリングクロックに基づいてアナログ信号をデジタル信号に変換する。 - 特許庁

To provide a dot clock reproducing device, capable of always and automatically performing reproducing by adjusting the phase difference between the phase of sampling clocks and the phase of dot clocks of a video signal source by following the temperature characteristics of equipment or the like.例文帳に追加

サンプリングクロック位相と映像信号源のドットトクロックの位相差を機器の温度特性等に追従し常時自動再生するドットクロック再生装置を提供するものである。 - 特許庁

A sampling frequency determining means of the receiver calculates the down- and up-sample ratios for one or more sampling frequencies Fs, which is an integral multiple of the largest common divisor of the system clocks of a plurality of system signals in an available sampling frequency range F, and derives a minimum sampling frequency Fs from among one or more sampling frequencies F at a sampling rate after up-sampling.例文帳に追加

受信機のサンプリング周波数決定手段は、使用可能なサンプリング周波数範囲Ｆの中で、複数のシステム信号のシステムクロックの最大公約数の整数倍の１つ以上のサンプリング周波数Ｆｓについて、ダウンサンプル比及びアップサンプル比を算出し、アップサンプル後のサンプリングレートを１つ以上のサンプリング周波数Ｆの中で、最小のサンプリング周波数Ｆｓを導出する。 - 特許庁

Clocks generated in a clock generating circuit 11 are inputted to the analog-to-digital converting circuit 15 as sampling clocks and analog-to-digital conversions are performed for every sampling clock in the circuit 15 and the converted digital signal is outputted to a memory 16 to be stored.例文帳に追加

アナログ−ディジタル変換回路１５にはクロック発生回路１１で生成したクロックがサンプリングクロックとして入力され、サンプリングクロック毎にアナログ−ディジタル変換が行われ、変換されたディジタル信号は、メモリ１６に出力され、記憶される。 - 特許庁

That is, since delay amounts of the respective delay lines DL1 to DLm are adjusted by the number of inverters INV having the same characteristic, it is possible to obtain m sampling clocks CK1 to CKm obtained by accurately shifting the phases of the sampling clocks by ΔT (Td/m) at a time.例文帳に追加

つまり、同一の特性を有するインバータＩＮＶの個数によって各遅延ラインＤＬ１〜ＤＬｍでの遅延量を調整しているため、互いの位相が正確にΔＴ（＝Ｔｄ／ｍ）ずつシフトしたｍ個のサンプリングクロックＣＫ１〜ＣＫｍが得られる。 - 特許庁

To provide a direct sampling circuit having excellent frequency characteristics and a receiver by the use of a relatively simple structure and simple clocks.例文帳に追加

比較的簡易な構成及び簡易なクロックで、良好な周波数特性を有するダイレクトサンプリング回路及び受信機を提供する。 - 特許庁

The counter circuit 40 outputs an inhibition signal of L level for stopping sampling to a sampling circuit 20 until the number of clocks from a clock signal CLK reaches a predetermined value (for example, 5 clocks) set in advance in a register 41 based on the edge detection signal of H level.例文帳に追加

カウンタ回路４０は、Ｈレベルのエッジ検出信号に基づいて、クロック信号ＣＬＫからのクロック数がレジスタ４１に予め設定された所定値（例えば５クロック）に達するまで、サンプリングを停止させるためのＬレベルの禁止信号をサンプリング回路２０に出力している。 - 特許庁

The controller 25 observes the measurement result DATA of out-of-phase sampling clocks SCLK, finds the delay time of the sampling clocks decreasing the count result of the counter 24, and calculates a delay time which is a half cycle out of phase with it and sets it in the delay circuit 22.例文帳に追加

コントローラ２５は、位相がずれたサンプリングクロックＳＣＬＫの各々に対する計測結果ＤＡＴＡを観測し、カウンタ２４の計測結果が減少するサンプリングクロックのディレイ時間を求め、それに対してさらに位相が半周期ずれたディレイ時間を算出し、ディレイ回路２２に設定する。 - 特許庁

Shift registers 10-1 to 10-6 successively store received data in accordance with sampling clocks 102-1 to 102-6, and a reception comparing register 12 successively copies the stored signals in accordance with clocks 104-1 to 104-6 and outputs the copied signal as a decoded signal 106.例文帳に追加

シフトレジスタ10-1〜10-6では受信データをサンプリングクロック102-1〜102-6に従って順次格納し、受信比較用レジスタ12では格納された信号をクロック104-1〜104-6に従って順次コピーし復調信号106として出力する。 - 特許庁

Various clocks such as a sampling clock and a data clock of the receiver are generated by phase-locking an output oscillated frequency of a local oscillator 24.例文帳に追加

受信装置のサンプリングクロック、データクロック等の各種のクロックを局部発振器２４の出力発振周波数に位相ロックさせて発生する。 - 特許庁

The sampling pulse generating circuit 13 specifies a CCD chip that is outputting the analog image signal ϕOS at present, by counting the number of CCD driving clocks ϕM from a horizontal synchronizing signal ϕHsync and if the number of fundamental clocks ϕCLK becomes the number of clocks set for the CCD chip for each specified CCD chip, sampling pulses ϕCL, ϕSH are outputted.例文帳に追加

サンプリングパルス生成回路１４は、現在アナログ画像信号φＯＳを出力しているＣＣＤチップを、水平同期信号φＨｓｙｎｃからＣＣＤ駆動クロックφＭの個数をカウントすることにより特定し、この特定されたＣＣＤチップ毎に基本クロックφＣＬＫが該ＣＣＤチップに対して設定されたクロック数になったときにサンプリングパルスφＣＬ，φＳＨを出力する。 - 特許庁

A switching circuit 9 switches the divided clocks CK_d1, CK_d2,..., selects one of them, and outputs it as a sampling clock CK_s to a column electrode driving circuit 2.例文帳に追加

これらの分周クロックＣＫd1・ＣＫd2…を切替回路９で切り替えて１つ選択し、それを、サンプリングクロックＣＫs として列電極駆動回路２に出力する。 - 特許庁

A first delay circuit receives a sampling clock obtained by multiplying a detection frequency of a reference clock pattern and respectively outputs delay clocks from a first delay stage.例文帳に追加

第１遅延回路は、基準クロックパターンの検出周波数を逓倍したサンプリングクロックを受け、第１遅延段から遅延クロックをそれぞれ出力する。 - 特許庁

To achieve reception and synchronous reproduction in different media in response to a sampling rate based on different system clocks by following a synchronous processing between servers.例文帳に追加

異なるシステムクロックに基づくサンプリングレートに従った異なるメディアの受信、同期再生を、サーバ間における同期処理に基づいて可能とする。 - 特許庁

A selector 100S selects any one from among the delay clocks CC1, CC2, ..., to output a selected delay clock as a sampling clock CKsp.例文帳に追加

セレクタ１００Ｓは、遅延クロックＣＣ１，ＣＣ２，・・・の中からいずれか１つを選択し、選択した遅延クロックをサンプリングクロックＣＫｓｐとして出力する。 - 特許庁

To provide a tracking error signal detecting device that can acquire high precision tracking error signals even when a sampling is applied to a sum signal using asynchronous clocks.例文帳に追加

和信号に非同期なクロックを用いてサンプリングを行っても、高精度なトラッキング誤差信号が得られるトラッキング誤差信号検出装置を提供する。 - 特許庁

To provide a sampling circuit that samples an input signal by using a sampling clock outputted from an oscillation means by which polyphase clocks with a prescribed phase difference, a stable frequency and less phase noise can be obtained.例文帳に追加

一定の位相差を有し、かつ周波数の安定した位相雑音の少ない多相クロックを得ることが可能な発振手段から出力されたサンプリング・クロックを用いて入力信号をサンプリングすること。 - 特許庁

An A/D converter 1 samples the video signal with a cycle being the half of the cycle of the video in synchronization with sampling clocks VCLK whose phases are corrected in a phase correcting circuit 9.例文帳に追加

Ａ／Ｄ変換器１は、位相補正回路９で位相補正されたサンプリングクロックVCLKに同期して、映像信号を映像周期の１／２倍の周期でサンプリングする。 - 特許庁

In audio processing technology, interfaces of different types are present related to frequencies of different sampling clocks and/or formats of different data frames or of different data words.例文帳に追加

音声処理技術では、異なるサンプルクロックの周波数、及び／又は異なるデータフレーム又は異なるデータワードのフォーマットに関連する異なるタイプのインタフェースが存在する。 - 特許庁

To synchronously operate plural microcomputers by a sampling cycle unit in a sound recording and reproducing device loading the plural microcomputers operated by mutually asynchronous operation clocks.例文帳に追加

相互に非同期の動作クロックで動作する複数のマイコンを搭載した録音再生装置において、該複数のマイコンをサンプリング周期単位で同期して動作させる。 - 特許庁

To provide a system which realizes the reception and synchronization reproduction of different media according to a sampling rate based on different system clocks without generating a buffer overflow and underflow.例文帳に追加

異なるシステムクロックに基づくサンプリングレートに従った異なるメディアの受信、同期再生を、バッファオーバフロー、アンダーフローを発生させずに可能としたシステムを提供する。 - 特許庁

The recovery device and its recovery method according to the present invention can generate the sampling clock so that a plurality of edges of the sampling clocks exist in the eye opening area of the serial data, and can reduce the error generation within the data recovery time.例文帳に追加

本発明によるデータ復元装置及びその復元方法は、直列データのアイオープン領域内でサンプリングクロック信号のエッジが複数存在するようにサンプリングクロック信号を発生し、データ復元時にエラー発生を減少させうる。 - 特許庁

Thus, even when there is a systematic aperture distortion between sampling clocks, the distortion is converted into a random noise spread over the frequency band to compensate an aperture error.例文帳に追加

これにより、標本化クロックの間の系統的な開口ひずみがあっても、それを周波数帯に亙って拡散するランダム・ノイズに変換することにより、開口誤差を補償することができる。 - 特許庁

A counter 24 counts the number of sampling clocks from a rise of a horizontal synchronizing signal to a rise of a digital video signal DV and outputs the count result DATA to a controller 25.例文帳に追加

カウンタ２４は、水平同期信号の立ち下がりから、デジタルビデオ信号ＤＶの立ち上がりまでの、サンプリングクロック数を計測し、その計測結果ＤＡＴＡをコントローラ２５に出力する。 - 特許庁

A shift register 100R generates a plurality of delay clocks CC1, CC2, ..., by sequentially shifting a function clock CKa having the same frequency as the sampling frequency in synchronization with a multiplication clock CKx, having a frequency higher than the sampling frequency.例文帳に追加

シフトレジスタ１００Ｒは、サンプリング周波数よりも高い周波数を有する逓倍クロックＣＫｘに同期してサンプリング周波数と同一の周波数を有する動作クロックＣＫａを順次シフトさせることにより、複数の遅延クロックＣＣ１，ＣＣ２，・・・を生成する。 - 特許庁

Each information of rise and fall of the reproduced signal is individually multiplied by a PLL to generate a first PLL clock and a second PLL clock, and a reproduced waveform is sampled by the first and second PLL clocks to generate a first sampling string and a second sampling string.例文帳に追加

再生信号の立ち上がり及び立ち下がりの各情報に対して個別にＰＬＬを掛けて、第１のＰＬＬクロック、第２のＰＬＬクロックを生成し、再生波形を第１、第２のＰＬＬクロックにてサンプリングを行い、第１のサンプリング列、第２のサンプリング列を生成する。 - 特許庁

For phase adjustment, the I data clock and the Q data clock are compared by an XOR, the result is sampled by another phase clock asynchronous with the data clock, and the frequency of a sampling value=0 and the frequency of a sampling value=1 are respectively counted to determine a phase shift of the data clocks from the counts.例文帳に追加

位相を合わせるにあたり、IデータクロックとQデータクロックとをXORで比較し、その結果をデータクロックとは非同期の別の位相クロックでサンプリングし、サンプリング値が０である回数、１である回数を夫々カウントして、それらのカウント値からデータクロックの位相ずれを判断する。 - 特許庁

The OFDM modulation parts A2, B2 respectively generate OFDM modulation signals to which IFFT is applied on the basis of IFFT sampling clocks CK-A, CK-B outputted from respective clock generation parts A3, B3.例文帳に追加

ＯＦＤＭ変調部Ａ２，Ｂ２はクロック生成部Ａ３，Ｂ３からのＩＦＦＴサンプリングクロックＣＫ−Ａ，ＣＫ−Ｂに基づいてＩＦＦＴを施してＯＦＤＭ変調信号を生成する。 - 特許庁

When the PLL circuit 4 and a fixing clock generation circuit 5 are changed over in accordance with a level of an input waveform to apply sampling clocks to an A/D converter 2, a pulse height level of the input waveform is monitored by a pulse height-detecting means 12, so that clocks are changed over according to whether the pulse height level is large or small.例文帳に追加

入力波形のレベルに応じてＰＬＬ回路４と固定クロック発生回路５とを切り替えて、Ａ／Ｄコンバータ２にサンプリングクロックを与える場合において、波高値検出手段１２により入力波形の波高値レベルを監視し、その波高値レベルの大小によってクロックの切り替えを行なう。 - 特許庁

The method and the device, for maintaining the data throughput of the data element, include the sampling of the continuous instance of data with first width in first rise and fall edges, where clocks continue, for receiving the clocks and the plural first instances of data with first width and generating the two plural instances of sampled data with the first width.例文帳に追加

データエレメントのデータスループット維持の方法および装置は、クロックと第１の幅のデータの第１の複数インスタンスの受信と、第１の幅のサンプルされたデータの２つの複数インスタンスの作成のため、クロックの連続する第１の立上りと立下りエッジでの、第１の幅のデータの連続インスタンスのサンプリングを含む。 - 特許庁

To perform a high precision impulse response measurement by a simple device or signal processing, even when sampling clocks on the transmitting side and the receiving side are asynchronous in measuring an impulse response of a system to be measured.例文帳に追加

被測定系のインパルス応答を計測する際に、送信側と受信側のサンプリングクロックが非同期であっても、簡単な装置あるいは信号処理によって精度の高いインパルス応答計測を可能にする。 - 特許庁

A differential detector 41 constituting an image quality detection unit 50 detects a differential Da(n) between adjacent first and second pixels in digital signals V2(n) obtained by sequentially giving sampling clocks of different phases to an ADC.例文帳に追加

画質検出部５０を構成する差分検出器４１は、位相の異なるサンプリングクロックをＡＤＣに順次与えて得た各デジタル信号Ｖ２(ｎ)中の、隣接する第１及び第２の画素同士間の差分Ｄａ(ｎ)を検出する。 - 特許庁

The clock generation parts A3, B3 respectively detect the frame leads of respective delayed TS signals independently of the delay quantity of the TS delay parts A1, B1 and decide the phases of the IFFT sampling clocks CK-A, CK-B on the basis of respective frame lead positions.例文帳に追加

クロック生成部Ａ３，Ｂ３は、ＴＳ遅延部Ａ１，Ｂ１の遅延量にかかわらず、遅延されたＴＳ信号のフレーム先頭を検出し、このフレーム先頭位置を基準にＩＦＦＴサンプリングクロックＣＫ−Ａ，ＣＫ−Ｂの位相を確定する。 - 特許庁