DLmとは 意味・読み方・使い方

The data voltage source Vdata applies a positive voltage to data lines DL1 to DLm and the first and second scan voltage sources Vin1 to Vin2 apply a negative voltage and a positive voltage to scan lines SL1 to SLn.例文帳に追加

データ電圧源Ｖdataは、データラインDL１〜DLmに正極性電圧を印加し、第1および第2スキャン電圧源Vin1〜Vin2は、スキャンラインSL1〜SLnに負極性電圧および正極性電圧を印加する。 - 特許庁

The multi-panel display device is provided with a plurality of display panels 41A to 41I to which data lines DL1 to DLm are commonly connected and a data drive section 40 which timely divides data and suppies the divided data to the data lines.例文帳に追加

マルチパネル表示装置は、データラインDL1〜DLmが共通に連結される複数の表示パネル41A〜41Ｉと、データを時分割して前記データラインに供給するデータ駆動部40とを備える。 - 特許庁

A delay unit 2 is composed of m×n-stage inverters INV, and a clock generation circuit 11 is composed of m delay lines DL1 to DLm comprising i×n-stage (i=1, 2, to m) inverters INV, wherein outputs of the respective delay lines DL1 to DLm are defined as sampling clocks CK1 to CKm, respectively.例文帳に追加

遅延ユニット２は、ｍ×ｎ段のインバータＩＮＶからなり、クロック発生回路１１は、ｉ×ｎ段（ｉ＝１，２，…ｍ）のインバータＩＮＶからなるｍ個の遅延ラインＤＬ１〜ＤＬｍからなり、各遅延ラインＤＬ１〜ＤＬｍの出力を、それぞれサンプリングクロックＣＫ１〜ＣＫｍとする。 - 特許庁

A corrected value DLM of a feedback controlled variable is calculated according to a past value of a difference dLMT between a feedback controlled variable UM to be targeted for limit processing and a feedback controlled variable UMF after limit processing, a feedback controlled variable U is corrected by means of the corrected value DLM, and a corrected feedback controlled variable UM is calculated.例文帳に追加

リミット処理の対象となるフィードバック制御量ＵＭとリミット処理後フィードバック制御量ＵＭＦとの差分値ｄＬＭＴの過去値に応じて、フィードバック制御量の修正値ＤＬＭが算出され、フィードバック制御量Ｕを修正値ＤＬＭにより修正して、修正フィードバック制御量ＵＭが算出される。 - 特許庁

The corrected value DLM is calculated using a correction coefficient KM set to be a value according to a response characteristic parameter α representing a response characteristic of the plant, and the past value of the difference dLMT.例文帳に追加

修正値ＤＬＭは、プラントの応答特性を示す応答特性パラメータαに応じた値に設定される修正係数ＫＭと、差分値ｄＬＭＴの過去値とを用いて算出される。 - 特許庁

A D/A converter 12 converts the digital signal DLM that is digitally amplified into an analog signal SLA, which is fed to an analog attenuator 13 consisting of switching elements Q0-Q23 and load resistors R0-R23, r0-r23.例文帳に追加

デジタル増幅したデジタル信号ＤＬＭをＤ／Ａ変換器１２でアナログ信号ＳＬＡに変換し、スイッチング素子Ｑ０〜Ｑ２３と荷重抵抗Ｒ０〜Ｒ２３，ｒ０〜ｒ２３で形成されたアナログアッテネータ１３に供給する。 - 特許庁

Then a level SENSE[I:n] of the digital output lies 33-1 to 33-n in response to the logic of the digital signals DL1[I:n] to DLm[I:n] is selected lower than at least any operating voltage of the comparators 30-1 to 30-m and the latches 31-1 to 31-m.例文帳に追加

そして、デジタル信号DL1[1:n]〜DLｍ[1:n]の論理に応じたデジタル出力線33-1〜33-nの電位振幅SENSE[1:n]を、コンパレータ30-1〜30-m、およびラッチ31-1〜31-mの少なくとも一方の動作電圧より小さくしたことを特徴としている。 - 特許庁