DLM-1とは 意味・読み方・使い方

The data voltage source Vdata applies a positive voltage to data lines DL1 to DLm and the first and second scan voltage sources Vin1 to Vin2 apply a negative voltage and a positive voltage to scan lines SL1 to SLn.例文帳に追加

データ電圧源Ｖdataは、データラインDL１〜DLmに正極性電圧を印加し、第1および第2スキャン電圧源Vin1〜Vin2は、スキャンラインSL1〜SLnに負極性電圧および正極性電圧を印加する。 - 特許庁

A delay unit 2 is composed of m×n-stage inverters INV, and a clock generation circuit 11 is composed of m delay lines DL1 to DLm comprising i×n-stage (i=1, 2, to m) inverters INV, wherein outputs of the respective delay lines DL1 to DLm are defined as sampling clocks CK1 to CKm, respectively.例文帳に追加

遅延ユニット２は、ｍ×ｎ段のインバータＩＮＶからなり、クロック発生回路１１は、ｉ×ｎ段（ｉ＝１，２，…ｍ）のインバータＩＮＶからなるｍ個の遅延ラインＤＬ１〜ＤＬｍからなり、各遅延ラインＤＬ１〜ＤＬｍの出力を、それぞれサンプリングクロックＣＫ１〜ＣＫｍとする。 - 特許庁

Then a level SENSE[I:n] of the digital output lies 33-1 to 33-n in response to the logic of the digital signals DL1[I:n] to DLm[I:n] is selected lower than at least any operating voltage of the comparators 30-1 to 30-m and the latches 31-1 to 31-m.例文帳に追加

そして、デジタル信号DL1[1:n]〜DLｍ[1:n]の論理に応じたデジタル出力線33-1〜33-nの電位振幅SENSE[1:n]を、コンパレータ30-1〜30-m、およびラッチ31-1〜31-mの少なくとも一方の動作電圧より小さくしたことを特徴としている。 - 特許庁

In the display area 11 of the liquid crystal display element 1, m×n pixels are arranged in matrix and (n) gate lines GL1 to GLn extending in the main scanning direction and (m) data lines DL1 to DLm extending in the vertical scanning direction are arranged on one substrate.例文帳に追加

液晶表示素子１の表示領域１１は、マトリクス状に配置されたｍ×ｎ個の画素を有しており、主走査方向に伸延するｎ本のゲートラインＧＬ１〜ＧＬｎと、副走査方向に伸延するｍ本のデータラインＤＬ１〜ＤＬｍが一方の基板上に形成されている。 - 特許庁