「sampling clocks」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

When reproducing the signals, the signals recorded in the recording part 110 and the gain are DA converted by the sampling clocks suited to the respective frequency characteristics, and the output level of the recorded signals is returned to the output level before the adjustment in a reproducing signal amplification part 22.例文帳に追加

信号の再生時は、記録部１１０に記録した信号および利得をそれぞれの周波数特性に適したサンプリングクロックでＤＡ変換し、収録した信号の出力レベルを利得に基づいて再生信号増幅部２２で調整前の出力レベルに戻す。 - 特許庁

A delay unit 2 is composed of m×n-stage inverters INV, and a clock generation circuit 11 is composed of m delay lines DL1 to DLm comprising i×n-stage (i=1, 2, to m) inverters INV, wherein outputs of the respective delay lines DL1 to DLm are defined as sampling clocks CK1 to CKm, respectively.例文帳に追加

遅延ユニット２は、ｍ×ｎ段のインバータＩＮＶからなり、クロック発生回路１１は、ｉ×ｎ段（ｉ＝１，２，…ｍ）のインバータＩＮＶからなるｍ個の遅延ラインＤＬ１〜ＤＬｍからなり、各遅延ラインＤＬ１〜ＤＬｍの出力を、それぞれサンプリングクロックＣＫ１〜ＣＫｍとする。 - 特許庁

A phase variable 2nd clock 108B is generated at the same frequency of the sampling clock 108 from an output of a PLL circuit 4A, and the number of pulses from the changed point of the reproducing horizontal synchronization signal up to that of the data existence signal is counted by the two clocks 108, 108B at the same time.例文帳に追加

ＰＬＬ回路４Ａの出力から、サンプリングクロック１０８と同一周波数で位相可変の第２のクロック１０８Ｂを生成し、再生水平同期信号の変化点からデータ有無信号の変化点までのパルス数を２つのクロック１０８，１０８Ｂで同時にカウントする。 - 特許庁

A data holding circuit 5 provided in every output D1 to Dm of each delay unit DU constituting a pulse delay circuit 2 respectively latches outputs Di (i=1, 2, ..., m) of the delay unit DU by sampling clocks CK1 to CKn whose timing is different by a unit time ΔT (=Td/n) at a time.例文帳に追加

パルス遅延回路２を構成する各遅延ユニットＤＵの出力Ｄ１〜Ｄｍ毎に設けられたデータ保持回路５は、遅延ユニットＤＵの出力Ｄｉ（ｉ＝１，２，…ｍ）を、単位時間ΔＴ（＝Ｔｄ／ｎ）ずつタイミングが異なったサンプリングクロックＣＫ１〜ＣＫｎでそれぞれラッチする。 - 特許庁

To provide a data transmission system capable of performing multi- point sampling and reducing generation probability of transmission errors without frequency-dividing clocks generated by a transmitter side to multiple and transmitting them to a receiver in the data transmission system for which a transmitter and the receiver are connected through plural data lines and clock lines.例文帳に追加

送信装置と受信装置とが複数のデータ線とクロック線とにより接続されたデータ伝送システムにおいて、送信装置側の生成したクロックを逓倍に分周して受信装置に送信しなくとも、多点サンプリングを可能とし、伝送誤りの発生確率を低減することが可能なデータ伝送システムを提供する。 - 特許庁

In this circuit, the connection to a sampling register SMR is controlled by dividing it into the first half and the second half by providing switches SW1, SW2 in the bisected routes of a clock line CL supplying clocks to the SMR and by providing switches SW11, SW12 in the routes of a data bus line DL supplying data to the SMR similarly.例文帳に追加

サンプリングレジスタＳＭＲへクロックを供給するクロックラインＣＬを２分割して経路にスイッチＳＷ１、ＳＷ２を設け、同様にデータを供給するデータバスラインＤＬの経路にスイッチＳＷ１１、ＳＷ１２を設け、サンプリングレジスタＳＭＲへの接続を前半と後半とで分割して制御する。 - 特許庁

To provide a sampling device which materializes fast readout and extend a readout period of an output voltage VS by setting the relationship of fϕ1=fϕ2=2×fRS=2×fCP when frequencies of pixel transferring clocks ϕ1 and ϕ2, a reset pulse RS, and a clamp pulse CP are fϕ1, fϕ2, fRS, and fCP, respectively, wherein an error is reduced in high resolution.例文帳に追加

画素転送用クロックφ１，φ２と、リセットパルスＲＳと、クランプパルスＣＰとの周波数を、それぞれｆφ１，ｆφ２；ｆＲＳ，ｆＣＰとするとき、ｆφ１＝ｆφ２＝２・ｆＲＳ＝２・ｆＣＰの関係とすることで、高速読出しを実現しかつ出力電圧ＶＳの読出し期間を長くできるようにしたサンプリング装置において、高解像に誤差を低減する。 - 特許庁

This clock system/method attains both a purpose as to tuning possibility of a bias modulation clock and a purpose as to quickness of the sampling clock, while using a radiation resistant type electronic component of low performance easy to be used, by not using two derivatives of the same clock but by separating the two clocks.例文帳に追加

このクロック・システム及び方法は、同じクロックの２つの派生物を使用するのではなく、２つのクロックを分離することにより、容易に使用可能な低性能の耐放射線型の電子部品を使用しながらも、バイアス変調クロックのチューン可能性に関する目的と、サンプリング・クロックの高速性に関する目的との両方を実現することができる。 - 特許庁

In the microcomputer loaded with the remote control reception function, frequency conversion circuits corresponding to the respective operation modes are installed, and by automatically selecting conversion clocks outputted from the respective conversion circuits corresponding to the respective operation modes, the conversion clock of the same frequency is supplied at all times to the frequency divider circuit for generating the clock for sampling the remote control signals inputted to a microcomputer chip.例文帳に追加

リモコン受信機能を搭載したマイコンにおいて、各動作モードに応じた周波数変換回路を設置し、各動作モードに応じて各々の変換回路から出力される変換クロックを自動的に選択することによって、マイコンチップに入力されるリモコン信号をサンプリングする為のクロックを発生する分周回路に常に同じ周波数の変換クロックを供給させる。 - 特許庁