simulation model verificationとは 意味・読み方・使い方

The validity verification processing program 17 performs simulation of a model by test case in cooperation with a model simulation program 14 in order to perform automatic verification of the validity of the test case to software created as a specifications model comprising a plurality of blocks and verifies the validity of the test case using input and output information of a block obtained by the simulation concerned.例文帳に追加

複数のブロックから構成されるモデルを仕様として作成したソフトウェアに対するテストケースの妥当性を自動検証すべく、妥当性検証処理プログラム１７は、モデルシミュレーションプログラム１４と協動してテストケースによるモデルのシミュレーションを行って当該シミュレーションにより得られたブロックの入出力情報を用いてテストケースの妥当性を検証する。 - 特許庁

To reproduce trouble having occurred in hardware model simulation in logic verification with small man-hours, in verification work of an SoC (System on Chip) device.例文帳に追加

ＳｏＣデバイスの検証作業において、ハードウェアモデルシミュレーションにて発生した不具合を早急かつ少ない工数で論理検証において再現させることを可能にする。 - 特許庁

To reduce the man-hours and required time of logic analysis, verification, etc., in logic simulation to be executed by cooperating a logic circuit model and a software model with each other.例文帳に追加

論理回路モデルとソフトウェアモデルを協調させて実行する論理シミュレーションでの論理解析や検証等の工数および所要時間の削減を実現する。 - 特許庁

Since each model receives data through the bus model 121 independently from the specification, it can receive data of the specification 1 even when the specification of the model that is a transmission destination does not reflect the specification of the bus model 121, and an accurate simulation is executed to allow appropriate verification.例文帳に追加

また、各モデルは、仕様に依存することなくバスモデル１２１を介してデータを受信することができるため、送信先となるモデルの仕様がバスモデル１２１の仕様が反映されていなくても、仕様１のデータを受信することができ、正確なシミュレーションが実行され、適切な検証が可能となる。 - 特許庁

The verification device used as an operation model during logic simulation for verifying a logic circuit in LSI development is comprised of a means for automatically generating a operation parameter required for generating simulation patterns, and a means for a person in charge of the verification to set the operation parameter, and dynamically switches these means during the simulation.例文帳に追加

ＬＳＩ開発における論理回路を検証するための論理シミュレーションで用いられる動作モデルとなる検証装置に、シミュレーションパターン発生に必要となる動作パラメータを自動生成する手段と動作パラメータを検証担当者が設定する手段の２つを備え、また、その手段をシミュレーション中に動的に切り替えれるようにする。 - 特許庁

The verification program 11 simulates a DUT 13, stops the simulation, corrects a circuit description of an I/F MODEL 134 so as to satisfy assertion and simulates the DUT 13 again, when assertion violation occurs in an interblock I/F constituting a verification object logical circuit.例文帳に追加

検証プログラム１１が、ＤＵＴ１３に対してシミュレーションを行い、構成するブロック間Ｉ／Ｆにアサーション違反があった場合は、シミュレーションを停止してアサーションを満たすようにＩ／Ｆ ＭＯＤＥＬ１３４の回路記述を修正し、再度シミュレーションする。 - 特許庁

To provide a logical circuit operation model generation device which realizes simulation precision which is sufficient for achieving a purpose of verification, completes simulation within a permissible range of time even in a large-scale system, and generates an adequate logical circuit operation model in a short period even if a designer of the circuit is different from the designer of a logical circuit operation model.例文帳に追加

検証目的を達成するに十分なシミュレーション精度を達成し、かつ大規模なシステムであってもシミュレーション実行時間を許容範囲に収めることが可能であり、回路設計者と「論理回路動作モデル」設計者が異なる場合であっても短期間で的確な「論理回路動作モデル」を生成することができる論理回路動作モデル生成装置を提供する。 - 特許庁

To provide a technology for preparing a "logic circuit operation model" for achieving precision of RTL for achieving a verification purpose, and for setting a simulation execution time in an allowable range even in if a large-scale system.例文帳に追加

検証目的を達成するＲＴＬの精度を達成する正確な「論理回路動作モデル」作成し、かつ大規模なシステムであってもシミュレーション実行時間を許容範囲に収めることが可能である技術を提供すること。 - 特許庁