single‐bit errorの英語

To improve an yield of a semiconductor memory by performing error correction replacing a two-bit error with two single-bit errors.例文帳に追加

２ビット不良を２つの単ビット不良に置き換えてエラー訂正することで、半導体メモリの歩留を向上する。 - 特許庁

Since the diameter of the softened region is smaller than a single bit size, even when distortion is generated in the magnetic layer associated with plastic deformation of the softened region, normal recording remains in a part of the single bit, thereby causing no magnetic recording error.例文帳に追加

軟化領域の径が単ビットサイズより小さいので、軟化領域の塑性変形にともない磁気層に生ずる歪みがあっても、単ビットの一部に正常な記録が残るので磁気記録エラーとならない。 - 特許庁

The parity bit can be used together with a single error correction code in order to judge whether a detected error is a single-bit error or a plural-bit error.例文帳に追加

このパリティ・ビットは、検出されたエラーが単一ビットエラーであるか複数ビットエラーであるかを判定するために、単一エラー訂正コードとともに使用することができる。 - 特許庁

When an error correction code is applied and the maximum number of single-bit errors is not exceeded based on the determination conditions of this error correction code, the deletion processing is assumed to be completed.例文帳に追加

誤り訂正符号が適用され、この誤り訂正符号の判定条件に適ったシングルビットエラーの最大数を超過しない場合、消去処理は完遂されたものと見なされる。 - 特許庁

To provide a device and method for efficiently detecting an error in an one hot word in which only a single bit is set in a state free from any error.例文帳に追加

エラーのない状態において単一のビットのみがセットされるワンホットワードにおけるエラーを効率的に検出するための装置および方法を提供する。 - 特許庁

To provide a BIST (built in self test) system using an ECC (error correction code) which corrects a single bit error in a given memory word with a given address and in which the ECC has the maximum number of bit errors which can be corrected for itself in the given memory word.例文帳に追加

所与のアドレスの所与のメモリ・ワード内の単一ビット誤りを訂正するＥＣＣを使用するＢＩＳＴシステムであって、前記ＥＣＣが、前記所与のメモリ・ワード内で自分が訂正できるビット誤りの最大数を有するＢＩＳＴシステムを提供すること。 - 特許庁

The data D and check data C are stored in the different memories 1 and 2, to reduce the probability that a soft error will cause a single-bit error simultaneously in both data D and check data C to a negligible level.例文帳に追加

このように、データＤとチェックデータＣと物理的に異なるメモリ１、２に格納することにより、ソフトエラーに起因してデータＤとチェックデータＣとの両方に同時に１ビットエラーが発生する確率を無視できるほど小さくすることができる。 - 特許庁