「"Clock Data Recovery"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

CLOCK DATA RECOVERY CIRCUIT例文帳に追加

クロックデータリカバリ回路 - 特許庁

CLOCK DATA RECOVERY CIRCUIT例文帳に追加

クロックデータリカバリー回路 - 特許庁

CLOCK-DATA RECOVERY CIRCUIT例文帳に追加

クロックデータリカバリ回路 - 特許庁

PHASE COMPARATOR AND CLOCK DATA RECOVERY CIRCUIT例文帳に追加

位相比較器およびクロックデータリカバリ回路 - 特許庁

CLOCK DATA RECOVERY LOOP WITH SEPARATE PROPORTIONAL PATH例文帳に追加

別途の比例経路を有するクロックデータリカバリループ - 特許庁

PHASE INTERPOLATION DEVICE AND CLOCK DATA RECOVERY DEVICE例文帳に追加

位相補間器及びクロックデータリカバリ装置 - 特許庁

CLOCK DATA RECOVERY CIRCUIT AND COMMUNICATION EQUIPMENT例文帳に追加

クロックデータリカバリー回路及び通信装置 - 特許庁

PHASE COMPARATOR, PHASE LOCKED LOOP CIRCUIT, AND CLOCK DATA RECOVERY CIRCUIT例文帳に追加

位相比較器、位相同期ループ回路、およびクロック・データ・リカバリ回路 - 特許庁

CLOCK RECOVERY CIRCUIT AND CLOCK DATA RECOVERY CIRCUIT HAVING THE SAME例文帳に追加

クロックリカバリ回路、及びそれを備えるクロックデータリカバリ回路 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND METHOD FOR CLOCK DATA RECOVERY例文帳に追加

半導体集積回路装置、及び、クロックデータ復元方法 - 特許庁

CLOCK DATA RECOVERY CIRCUIT AND MULTIPLIED CLOCK GENERATION CIRCUIT例文帳に追加

クロックデータリカバリ回路および逓倍クロック生成回路 - 特許庁

CLOCK DATA RECOVERY CIRCUIT WITH CIRCUIT LOOP DISABLEMENT例文帳に追加

回路ループを停止することによるクロックデータ回復回路 - 特許庁

CLOCK DATA RECOVERY IC AND ITS JITTER TRANSMISSION BAND ADJUSTMENT METHOD例文帳に追加

クロック・データリカバリＩＣおよびそのジッタ伝達帯域調整方法 - 特許庁

CLOCK SELECTION CIRCUIT AND CLOCK DATA RECOVERY CIRCUIT EQUIPPED WITH THE SAME例文帳に追加

クロック選択回路及びそれを備えたクロックデータリカバリ回路 - 特許庁

DATA REPRODUCING METHOD AND DIGITAL CONTROL TYPE CLOCK DATA RECOVERY CIRCUIT例文帳に追加

データ再生方法およびデジタル制御型クロックデータリカバリ回路 - 特許庁

CIRCUIT AND METHOD FOR CLOCK DATA RECOVERY FOR HIGHLY INTEGRATED SYSTEM例文帳に追加

高集積システムのためのクロックデータ復旧回路及び方法 - 特許庁

CHARGE PUMP CIRCUIT, CHARGE PUMP APPARATUS, PLL CIRCUIT, DLL CIRCUIT, AND CLOCK DATA RECOVERY SYSTEM例文帳に追加

チャージポンプ回路、チャージポンプ装置、ＰＬＬ回路、ＤＬＬ回路、クロックデータリカバリシステム - 特許庁

CLOCK DATA RECOVERY CIRCUIT COUPLED TO PROGRAMMABLE LOGIC DEVICE CIRCUIT例文帳に追加

プログラマブルロジックデバイス回路に結合されるクロックデータリカバリ回路 - 特許庁

PHASE DETECTION CIRCUIT AND METHOD, AND CLOCK DATA RECOVERY CIRCUIT AND METHOD USING THE SAME例文帳に追加

位相検出回路及び方法と、これを用いたクロックデータ復元回路及び方法 - 特許庁

WIDE RANGE AND DYNAMICALLY RECONFIGURABLE CLOCK DATA RECOVERY ARCHITECTURE例文帳に追加

広範囲かつダイナミックに再構成可能なクロックデータ回復アーキテクチャ - 特許庁

The processor 11 is equipped with a clock data recovery (CDR) circuit 79.例文帳に追加

プロセッサ装置１１は、クロックデータリカバリ（ＣＤＲ）回路７９を備える。 - 特許庁

A clock data recovery circuit includes: a receiver circuit; a PLL circuit; and a pseudo lock detection circuit.例文帳に追加

クロックデータリカバリ回路は、レシーバ回路と、ＰＬＬ回路と、擬似ロック検出回路とを備える。 - 特許庁

To provide a clock data recovery circuit which is small in circuit scale, operates with small power consumption, and is superior in EMI characteristics.例文帳に追加

回路規模、消費電力が小さく、ＥＭＩ特性に優れるクロックデータリカバリ回路の提供。 - 特許庁

To reduce the time required for detecting generation of a pseudo lock in clock data recovery.例文帳に追加

クロックデータリカバリにおいて擬似ロック発生の検出に要する時間を短縮すること。 - 特許庁

CLOCK DATA RECOVERY CIRCUITRY ASSOCIATED WITH PROGRAMMABLE LOGIC DEVICE CIRCUITRY例文帳に追加

プログラマブルロジックデバイス回路に結合されるクロックデータリカバリ回路 - 特許庁

To improve follow-up capability of a clock/data recovery circuit with respect to low-frequency phase variation.例文帳に追加

低周波の位相変動に対するクロックデータリカバリ回路の追従性を向上させること。 - 特許庁

To provide a clock data recovery circuit which prevents the lowering of reception performance associated with the speeding up of serial data and the accuracy rate deterioration of the clock data recovery circuit caused by continuous identical code data reception, and is of low power consumption.例文帳に追加

シリアルデータの高速化にともなう受信性能の低下および連続同符合データ受信によるクロックデータリカバリー回路の精度低下を防止し、尚且つ消費電力の低いクロックデータリカバリー回路を提供する。 - 特許庁

A clock data recovery circuit of the present invention comprises a voltage controlled oscillator, a quarter rate linear phase detector, a charge pump and a filter.例文帳に追加

本発明のクロックデータ復元回路は電圧制御発振器、クオータレート線形位相検出器、電荷ポンプ及びフィルタを具備する。 - 特許庁

To provide a clock data recovery circuit the stability of which is enhanced without the need for externally receiving a high speed reference clock.例文帳に追加

外部から高速な参照クロックを入力することなく、回路の安定性が高められたクロック・データリカバリ回路を提供する。 - 特許庁

To provide a clock data recovery circuit which prevents reduction in jitter tolerance due to frequency offset.例文帳に追加

周波数オフセットによるジッタ耐性の低下を防止するクロックデータリカバリー回路を提供する。 - 特許庁

To provide a clock recovery circuit that improves operational reliability and a clock data recovery circuit having the same.例文帳に追加

動作信頼性を向上させるクロックリカバリ回路、及びそれを備えるクロックデータリカバリ回路を提供すること。 - 特許庁

To provide a clock generating circuit which operates at high speed to generate an accurate clock signal for clock data recovery.例文帳に追加

高速動作するクロック・データリカバリのための正確なクロック信号を生成するクロック生成回路を提供する。 - 特許庁

To provide a clock data recovery circuit having jitter transfer characteristics and a jitter resistance, both meeting the SONET/SDH standards.例文帳に追加

ジッタ伝達特性及びジッタ耐力の両方がＳＯＮＥＴ／ＳＤＨ規格を同時に満足させることができるクロックデータリカバリー回路を提供する。 - 特許庁

To provide a clock data recovery circuit the stability of which is enhanced without the need for externally receiving a high speed reference clock.例文帳に追加

外部から参照クロックを入力することなく、動作の安定化が図られたクロック・データリカバリ回路を提供することを目的とする。 - 特許庁

The jitter and power consumption of the optical receiver are improved by using a clock data recovery block (27) in the optical receiver.例文帳に追加

クロック・データ・リカバリブロック(27)を用いて光受信器のジッタおよび電力消費を改善する光受信器。 - 特許庁

To provide clock data recovery circuitry provided on or associated with programmable logic device circuitry.例文帳に追加

プログラマブルロジックデバイス上またはこれと結合して設けられるクロックデータリカバリ回路を提供すること。 - 特許庁

The CDR circuit 8 executes clock data recovery to reception data 20 to generate reproduction data 24, based on the clock 21 for reception.例文帳に追加

ＣＤＲ回路８は、受信用クロック２１に基づいて、受信データ２０に対するクロックデータリカバリを実行し、再生データ２４を生成する。 - 特許庁

The PLL circuit carries out the clock data recovery based on the sampled data so as to generate the clock signal.例文帳に追加

ＰＬＬ回路は、サンプルドデータに基づいてクロックデータリカバリを行い、クロック信号を生成する。 - 特許庁

To provide a clock data recovery circuitry provided on or associated with a programmable logic device circuitry.例文帳に追加

プログラマブルロジックデバイス上またはこれと結合して設けられるクロックデータリカバリ回路の提供 - 特許庁

To provide a clock data recovery circuit which is provided on a programmable logic device or coupled to the programmable logic device.例文帳に追加

プログラマブルロジックデバイス上またはこれと結合して設けられるクロックデータリカバリ回路の提供 - 特許庁

A signal is taken out from the rear stage of a dual pin photodiode of one branch in the group 1 and the front stage of CDR (Clock Data Recovery).例文帳に追加

グループ１内の一方のブランチのデュアルピンフォトダイオード後であって、ＣＤＲより前段から信号を取り出す。 - 特許庁

To provide a clock data recovery circuitry which is provided on a programmable logic device or is coupled with the programmable logic device.例文帳に追加

プログラマブルロジックデバイス上またはこれと結合して設けられるクロックデータリカバリ回路の提供 - 特許庁

To provide a method and device for maintaining the frequency of a clock/data recovery circuit during the low power mode of a transmitter.例文帳に追加

送信機が低電力モード中にクロック／データ・リカバリ回路周波数を維持するための方法および装置。 - 特許庁

A CDR(clock data recovery) means 6 extracts the data and a clock from the data received by a reception data input means 5 and provides an output of them.例文帳に追加

ＣＤＲ手段６は受信データ入力手段５で受信したデータからデータ並びにクロックを抽出して出力する。 - 特許庁

The clock data recovery circuit includes a loop for the frequency comparison and a loop for the phase comparison, and the loops are switched between the frequency locking and the phase comparison.例文帳に追加

周波数比較用のループと位相比較用のループが存在し、周波数引き込み時と位相比較時で切り替えを行う。 - 特許庁