| 例文 |
"inter- level"を含む例文一覧と使い方
該当件数 : 13件
INTEGRATED CIRCUIT ELEMENT HAVING FLAT INTER-LEVEL DIELECTRIC LAYER例文帳に追加
平坦なレベル間誘電体層を有する集積回路素子 - 特許庁
METHOD FOR ELIMINATING VIA RESISTANCE SHIFT IN ORGANIC ILD (INTER-LEVEL DIELECTRIC SUBSTANCE)例文帳に追加
有機ILD(インターレベル誘電体)内のバイア抵抗シフトを除去する方法 - 特許庁
Most preferably, dual damascene structure has three-layer hard masks 40, 50, and 60 that are formed on the inter-level dielectric with bulk low permittivity, before the interconnection structure of the inter-level dielectric is formed.例文帳に追加
最も好適には、デュアルダマシン構造は、レベル間誘電体の相互接続構造を形成する前に、バルク低誘電率のレベル間誘電体上にそれぞれ形成される3層ハードマスク40,50,60を有する。 - 特許庁
Inter-level arbitration parts select either a high level validity signal or a low level validity signal according to the priority flags SP1 and SP2, and output the selected validity signal as an inter-level arbitration signal.例文帳に追加
レベル間調停部は、優先フラグSP1,SP2に基づいて、上位側レベルの有効信号と下位側レベルの有効信号のうちの何れか一方を選択し、その選択した有効信号をレベル間調停信号として出力する。 - 特許庁
To provide a method for preventing micro cracks of an inter level dielectric caused from a stress applied to a bonding pad when bonding in a process of semiconductor.例文帳に追加
半導体プロセスでボンディングの際にボンド・パッドにかかる応力から生じるレベル間誘電体の微小割れを防ぐ方法を提供する。 - 特許庁
An inter-level via is etched through the second dielectric layer and the second stop layer 30, and the metal is filled into the via and is brought into contact with the metallization.例文帳に追加
レベル間バイアが第2の誘電体層及び第2のストップ層30を通してエッチングされ、金属がバイア内に充填されて金属化層と接触する。 - 特許庁
To provide an integrated circuit element, having a planarized inter- level dielectric layer with a low permittivity (K) containing an FSG layer of which conductive layer is protected from exposure to fluorine.例文帳に追加
伝導層がフッ素への露出から保護されたFSG層を含む平坦化された低Kのレベル間誘電体層を有する集積回路素子が提供される。 - 特許庁
To provide a semiconductor device of high strength that lowers an effective dielectric constant k_eff, maintains an inter-level vertical capacity in an interconnection at a low level and a manufacturing method of the same.例文帳に追加
有効誘電率k_effを低下させ、相互接続のレベル間垂直容量を低く維持し、強度の高い半導体デバイスおよび製造方法を提供する。 - 特許庁
To provide a method for forming a flat inter-level dielectric layer of low k, which comprises an FSG layer of HDP-CVD which protects a conductive layer from fluorine.例文帳に追加
導電層をフッ素から保護するHDP−CVDによるFSG層を有する平面化された低kのレベル間誘電体層を形成する方法を提供すること。 - 特許庁
A phosphosilicate glass is deposited and etched except for the upper part of gate 205 and source 201 to form an inter level dielectrics 207, over which a source metal 212 is deposited for function with a drain as a contact point.例文帳に追加
ホスシリケートガラスを堆積してソース201及びゲート205上部を残してエツチングしてインターレベル誘電体207を形成し、その上にソースメタル212を堆積してドレインを接点として機能させる。 - 特許庁
A channel decision part assigns a bus use right to one of channel numbers SN1 to SN3 outputted from intra-level arbitration parts 41a to 41c whose levels accord to the inter-level arbitration signals SA1 and SA2.例文帳に追加
チャネル確定部は、各レベル内調停部41a〜41cから出力されるチャネル番号SN1〜SN3のうち、レベル間調停信号SA1,SA2に応じたレベルのチャネル番号についてバスの使用権を確定する。 - 特許庁
If the inter-level via is offset over the edge of the metallization layer, the metal in the via contacts the embedded stop layer and not the first dielectric layer, whereby the embedded stop layer serves as a copper diffusion layer.例文帳に追加
もし、レベル間バイアが金属化層の縁上からずれていれば、バイア内の金属は埋込みストップ層に接触し、第1の誘電体層には接触しないので、埋込みストップ層は銅拡散バリヤーとして役立つ。 - 特許庁
The semiconductor device includes a sensor element (120) which is disposed in a semiconductor substrate (110) and a trench (150) which covers and surrounds inter-level insulators (ILD:140) disposed on the semiconductor substrate and the sensor element and is disposed in the ILD filled with a first insulator.例文帳に追加
半導体デバイスは、半導体基板(110)内に配置されるセンサ要素(120)と、半導体基板上に配置されるインターレベル絶縁体(ILD:140)とセンサ要素を覆い且つ包囲し、第一絶縁材で充填されるILDに配置されるトレンチ(150)とを含む。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|