1016万例文収録!

「アドレスストローブ信号」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > アドレスストローブ信号の意味・解説 > アドレスストローブ信号に関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

アドレスストローブ信号の部分一致の例文一覧と使い方

該当件数 : 14



例文

ローアドレスストローブ信号発生装置例文帳に追加

ROW ADDRESS STROBE SIGNAL GENERATING DEVICE - 特許庁

テストモード判定回路31は、チップセレクト信号/CS、ロウアドレスストローブ信号/RAS、コラムアドレスストローブ信号/CAS及びライトイネーブル信号/WE等からなる外部コマンドを入力するとともに、メモリアドレス信号A0〜Anを入力する。例文帳に追加

A test mode discriminating circuit 31 inputs an external command consisting of a chip-select signal/CS, a row address strobe signal/RAS, a column address strobe signal/CAS, a write-enable signal/WE, and the like, while inputs memory address signals A0-An. - 特許庁

プリデコード回路15は、プリデコード信号PDをロウアドレスストローブ信号/RASiに同期して出力する。例文帳に追加

The circuit 15 outputs a predecode signal PD in synchronism with the signal RASi. - 特許庁

ロウアドレスストローブのための第1チップ選択信号を受信する第1チップ選択信号入力ピン及びカラムアドレスストローブのための第2チップ選択信号を受信する第2チップ選択信号入力ピンを別途に備える。例文帳に追加

This system is equipped specially with a 1st chip signal input pin for receiving a 1st chip select signal for a row address strobe and a 2nd chip select signal input pin for receiving a 2nd chip select signal for a column address strobe. - 特許庁

例文

残りのピンはアドレス及びメモリ部を動作させるための制御信号、例えばローアドレスストローブ信号、コラムアドレスストローブ信号、及びデータ書込命令語を入力するピンで使用でき、アドレス及び制御信号が入力される入出力ピンに連結される。例文帳に追加

Residual pins are used for a control signal for operating an address and the memory part, for example, a row address strobe signal, a column address strobe signal, and a pin to which a data write-in instruction word is inputted, and the pins are coupled to the input/output pin to which an address and the control signal are inputted. - 特許庁


例文

ロウ系アドレスアクセス回路であるラッチ/プリデコーダ部3aにおいて、ロウアドレスストローブ信号/RASは、内部RAS発生回路13によりクロック信号CLKiに同期してラッチされ、ロウアドレスストローブ信号/RASiを出力する。例文帳に追加

In a latch/predecoder section 3a, which is a row system address access circuit, a row address strobe signal/RAS is latched synchronously with a clock signal CLKi by an internal RAS generating circuit 13 and a row address strobe signal/RASi is outputted. - 特許庁

アドレスラッチ回路14は、クロック信号CLKiとロウアドレスストローブ信号/RASiとの積論理にてアドレス信号ADをラッチし、相補アドレス信号ADDをプリデコード回路15に受け渡す。例文帳に追加

An address latch circuit 14 latches an address signal AD by ANDing the signals CLKi and RASi and transmits a complementary address signal ADD to a predecode circuit 15. - 特許庁

テストモード認識回路部13はコラムアドレスストローブ信号/CAS,チップセレクト信号/CS及びクロックイネーブル信号CKEに基づいて導通試験のモードを検出しテストモード検出信号φ1を出力する。例文帳に追加

A test mode recognition circuit section 13 detects a continuity test mode based on a column address strobe signal/CAS, a chip-select signal/CS, and a clock enable-signal CKE, and outputs a test mode detecting signal ϕ1. - 特許庁

イニシャルサイクルにおいて、1回目の/RASオンリリフレッシュを行うためにロウアドレスストローブ信号/RASが遷移すると、外部入力されるコントロール信号信号受け付けを開始する。例文帳に追加

In an initial cycle, when the row address strobe signal reverse RAS is transited to perform a first time reverse RAS only refresh, receiving a control signal externally inputted is started. - 特許庁

例文

アドレスストローブ信号(AS)は,記憶装置,特に半導体メモリの入力信号の1つであり,アドレス入力が有効であることを記憶装置に知らせると断言されている.例文帳に追加

Address strobe(AS) is one of the input signals of a memory device, especially semiconductor memory, which is asserted to tell the memory device that the address inputs are valid.  - コンピューター用語辞典

例文

クロック信号の複数サイクルに1回の割合でカラムアドレスストローブ信号を変化させるというアクセス仕様によってメモリ動作の高速化を図ることが可能になる。例文帳に追加

Operation speed of memory operation can be increased by such access specification that a column address strobe signal is varied with a rate of one time per plural cycles of a clock signal. - 特許庁

クロック信号の複数サイクルに1回の割合でカラムアドレスストローブ信号を変化させるというアクセス仕様によってメモリ動作の高速化を図る。例文帳に追加

To increase speed of memory operation by such access specification that a column address strobe signal is varied with a rate of one time per plural cycles of a clock signal. - 特許庁

ロウアドレスストローブ信号(/RAS)をローレベルとするクロック信号CLKの立ち上がりエッジから、第1の遅延素子24で決まる遅延時間後にセンスアンプ起動信号SEをハイレベルにし、センスアンプ列12を活性化するタイミングを発生する。例文帳に追加

A sense amplifier start signal SE is made a high level after a delay time decided by a first delay element from a leading edge of a clock signal CLK in which a row address strobe signal (/RAS) is a low level, and timing at which a row of sense amplifiers 12 is activated is generated. - 特許庁

例文

第1の仕様のメモリ2は、第1の活性化制御信号ロウアドレスストローブ信号RASが有効のタイミングにおいて活性化され、テスト用クロックを基準に動作して、一部共有のアドレスバスに与えられたテスト用アドレスをとらえてリードまたはライトを実行する。例文帳に追加

By the memory 2 of 1st specification, a row address strobe signal RAS of a 1st activation control signal is activated at an effective timing, and read or write is executed by catching a testing address given to a partially shared address bus while operating by using a testing clock as reference. - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
  
コンピューター用語辞典
Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS