「半導体トラップ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

半導体処理システム及び泡トラップ例文帳に追加

SEMICONDUCTOR TREATMENT SYSTEM, AND BUBBLE TRAP - 特許庁

半導体製造装置の排気トラップ機構例文帳に追加

EXHAUST TRAP MECHANISM OF SEMICONDUCTOR MANUFACTURING DEVICE - 特許庁

トラップ装置及び半導体製造装置例文帳に追加

TRAP DEVICE AND DEVICE FOR PRODUCING SEMICONDUCTOR - 特許庁

半導体製造装置用りんトラップ装置例文帳に追加

PHOSPHORUS TRAP FOR SEMICONDUCTOR PRODUCTION SYSTEM - 特許庁

半導体基板、電荷トラップ層及び少なくとも１つの消去ゲートを備える半導体メモリ装置。例文帳に追加

The semiconductor memory device includes a semiconductor substrate, a charge trap layer and at least one erase gate. - 特許庁

電荷トラップ型半導体メモリ素子の電荷トラップ層及びその製造方法例文帳に追加

CHARGE TRAP LAYER FOR CHARGE TRAP SEMICONDUCTOR MEMORY ELEMENT, AND ITS MANUFACTURING METHOD - 特許庁

電荷トラップメモリセルを有する半導体メモリとその形成方法例文帳に追加

SEMICONDUCTOR MEMORY HAVING CHARGE TRAP MEMORY CELL AND ITS FORMING METHOD - 特許庁

基板処理装置、半導体装置の製造方法及び排気トラップ例文帳に追加

SUBSTRATE TREATMENT APPARATUS, MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE AND EXHAUST TRAP - 特許庁

チャージトラップ型不揮発性半導体記憶装置およびその製造方法例文帳に追加

CHARGE TRAP TYPE NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME - 特許庁

導電体ストラップ６を半導体素子５上に超音波接続する工程と、導電体ストラップ６を半導体素子５に接続した後、ベッド７上に半導体素子をマウントする工程とを備えている。例文帳に追加

The manufacturing method comprises a process for the ultrasonic connection of the conductor strap 6 onto the semiconductor element 5, and a process for mounting the semiconductor element on the bed 7 after connecting the conductor strap 6 to the semiconductor element 5. - 特許庁

本発明は、ブートストラップダイオードを備える半導体装置の省エネルギー化ができる半導体装置を提供することを目的とする。例文帳に追加

To provide a semiconductor device, capable of saving energy of semiconductor devices including a bootstrap diode. - 特許庁

ブートストラップ回路及びその駆動方法並びにシフトレジスタ回路、論理演算回路、半導体装置例文帳に追加

BOOTSTRAP CIRCUIT AND ITS DRIVING METHOD AND SHIFT REGISTER CIRCUIT, LOGICAL OPERATING CIRCUIT, SEMICONDUCTOR DEVICE - 特許庁

窒素はリン化硼素系半導体中で等電子的トラップ不純物として作用する。例文帳に追加

Nitrogen acts as an isoelectronic trap impurity in a boron phosphide based semiconductor. - 特許庁

電荷トラップ層は、半導体基板上に位置し、流入された電子を保存する。例文帳に追加

The charge trap layer is positioned on the semiconductor substrate and stores inflow electrons. - 特許庁

浮遊トラップ型セルを有する不揮発性半導体メモリ装置及びその製造方法例文帳に追加

NONVOLATILE SEMICONDUCTOR STORAGE DEVICE HAVING FLOATING TRAP TYPE CELL AND ITS MANUFACTURING METHOD - 特許庁

深い記憶トレンチに自己整列した埋込みストラップの形成方法および半導体デバイス例文帳に追加

METHOD OF FORMING EMBEDDED SELF-ALIGNED STRAP IN DEEP STORAGE TRENCH, AND SEMICONDUCTOR DEVICE - 特許庁

自己整列された電荷トラップ層を含む半導体メモリ素子及びその製造方法例文帳に追加

SEMICONDUCTOR MEMORY DEVICE HAVING SELF-ALIGNED CHARGE TRAPPING LAYER AND METHOD OF MANUFACTURING THE SAME - 特許庁

垂直電荷トラップメモリセルを有する半導体メモリおよび製造方法例文帳に追加

SEMICONDUCTOR MEMORY HAVING VERTICAL POTENTIAL TRAP MEMORY CELL AND ITS MANUFACTURING METHOD - 特許庁

ストラップ領域を有する不揮発性の半導体メモリ素子及びその製造方法例文帳に追加

NONVOLATILE SEMICONDUCTOR MEMORY DEVICE HAVING STRAP REGION AND MANUFACTURING METHOD THEREFOR - 特許庁

半導体本体の電荷保存構造が、複数ゲートのゲート下部に電荷トラップ場所を含む。例文帳に追加

Charge storage structure of the semiconductor body includes a charge trap place at the lower part of a plurality of gates. - 特許庁

ストラップ領域を有する不揮発性の半導体メモリ素子及びその製造方法を提供する。例文帳に追加

To provide a nonvolatile semiconductor memory device having a strap region, and to provide its manufacturing method. - 特許庁

電荷トラップ絶縁体の製造方法及びＳＯＮＯＳ型の不揮発性半導体装置の製造方法例文帳に追加

METHOD OF MANUFACTURING CHARGE TRAP INSULATOR, AND METHOD OF MANUFACTURING NONVOLATILE SEMICONDUCTOR DEVICE OF SONOS TYPE - 特許庁

半導体層で電荷がトラップされることを抑制することができる電磁波検出素子を提供する。例文帳に追加

To provide an electromagnetic wave detection element which prevents the trapping of charges in a semiconductor layer. - 特許庁

高速かつ低消費電力動作が可能なブートストラップ回路を有する半導体装置を得る。例文帳に追加

To obtain a semiconductor device which has a high-speed and a bootstrap circuit capable of low power consumption operation. - 特許庁

メモリセルがトラップサイトを有しながらも、高集積な不揮発性半導体記憶装置を提供する。例文帳に追加

To provide a high integration nonvolatile semiconductor memory in which a memory cell has a trap site. - 特許庁

ゲート絶縁膜内の電子のトラップに対処可能な半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor memory device that can comply with an electron trap in a gate insulating film. - 特許庁

電荷トラップ型の不揮発性半導体メモリにおいて、消費電流を低減すること。例文帳に追加

To provide a charge trap type nonvolatile semiconductor memory capable of reducing current consumption. - 特許庁

電荷トラップ型の不揮発性半導体メモリのデータ読み出し速度を向上させること。例文帳に追加

To provide a charge trapping type nonvolatile semiconductor memory for improving a data read-out rate. - 特許庁

電荷トラップ型の不揮発性半導体メモリの動作速度を向上させること。例文帳に追加

To improve operation speed of a charge trapping type nonvolatile semiconductor memory. - 特許庁

ワイドバンドギャップ半導体に存在する深いトラップ準位を室温におて評価する。例文帳に追加

To evaluate, at room temperature, the level of a deep trap existing in a wide band gap semiconductor. - 特許庁

表面ストラップの高さにばらつきによって生じる、表面ストラップのシリサイド化を防止できる半導体装置を提供すること。例文帳に追加

To provide a semiconductor device capable of preventing a surface strap from becoming silicide due to a variation in heights of the surface strap. - 特許庁

半導体装置は、半導体素子５と、半導体素子を搭載するベッド７と、半導体素子の電極と電気的に接続された外部端子と、半導体素子の電極と外部端子とを電気的に接続する導電体ストラップと、これらを樹脂封止する樹脂封止体とを具備する。例文帳に追加

The semiconductor device is provided with the semiconductor element 5, a bed 7 for mounting the semiconductor element, external terminals connected electrically to the electrode of the semiconductor element, conductor straps for connecting electrically the electrode of semiconductor element to the external terminals and a resin sealing body for the resin sealing of these components. - 特許庁

半導体基板に形成された溝部の側面にトラップ層を有する半導体装置において、ダミー層を除去する際に、トラップ層が侵食されることを抑制する製造方法を提供する。例文帳に追加

To provide a manufacturing method inhibiting a trap layer from being eroded when removing a dummy layer in a semiconductor device having the trap layer on the side face of a groove portion formed on a semiconductor substrate. - 特許庁

半導体基板方向の電荷トラップの抑制だけでなく、ポリシリコン膜方向への電荷トラップの抑制できる半導体素子のゲート酸化膜の形成方法を提供すること。例文帳に追加

To provide a method for forming a gate oxide film of a semiconductor device, with which a charge trap can be suppressed not only in a semiconductor wafer direction, but also in the polysilicon film direction. - 特許庁

III-Ｖ族窒化物半導体を用いた半導体装置において、III-Ｖ族窒化物半導体の上面のトラップに起因する周波数分散を確実に抑制できるようにする。例文帳に追加

To provide a semiconductor device capable of surely suppressing frequency dispersion resulting from the trap of the upper surface of a III-V group nitride semiconductor, in the semiconductor device using a III-V group nitride semiconductor. - 特許庁

電荷をトラップする絶縁膜を具えた半導体装置の、初期C-V特性を測定し、次いで、前記半導体装置に対して電圧を印加し、前記半導体装置の前記絶縁膜中に電荷注入を行う。例文帳に追加

The initial C-V characteristics of a semiconductor device with an insulating film for trapping an electric charge are measured, and then, a voltage is applied to the semiconductor device, for injecting electric charges in the insulating film of the semiconductor device. - 特許庁

ストラップ領域及び周辺論理デバイス領域を有するフローティングゲートメモリセルの半導体アレーを形成する方法例文帳に追加

METHOD FOR FORMING SEMICONDUCTOR ARRAY OF FLOATING GATE MEMORY CELL HAVING STRAP REGION AND PERIPHERAL LOGIC DEVICE REGION - 特許庁

半導体基板１上に、電荷を蓄積することにより情報を記憶するトラップ膜２をゲート絶縁膜として形成する。例文帳に追加

On a semiconductor substrate 1, a trap film 2 which memorizes information is formed as a gate insulating film by accumulating a charge. - 特許庁

まず、半導体基板上にトンネリング層及び電荷トラップ層としてのシリコン酸化膜−シリコン窒化膜パターンを形成する。例文帳に追加

First, a silicon oxide film pattern and a silicon nitride film pattern are formed on a semiconductor substrate as a tunneling layer and on the charge trapping layer. - 特許庁

ゲート絶縁膜中への電子トラップを抑制し、メモリセルの信頼性を向上できる半導体記憶装置を提供すること。例文帳に追加

To provide a semiconductor memory in which the reliability of memory cell can be enhanced by suppressing electron trap in a gate insulation film. - 特許庁

フローティングゲート型メモリトランジスタを有する不揮発性半導体記憶装置のデトラップ耐性を改善する。例文帳に追加

To improve detrap resistance of a nonvolatile semiconductor storage device having a floating gate memory transistor. - 特許庁

トラップ絶縁膜のデータ保持能力が高く、データの信頼性が高い不揮発性半導体メモリを提供する。例文帳に追加

To provide a nonvolatile semiconductor memory having high data retention capability of a trap insulating film and high data reliability. - 特許庁

電荷トラップ効率が可及的に高いＭＯＮＯＳ型メモリセルを有する不揮発性半導体記憶装置およびその製造方法を提供する。例文帳に追加

To provide a nonvolatile semiconductor storage device having an MONOS memory cell having as high charge trap efficiency as possible; and a manufacturing method thereof. - 特許庁

閾値電圧が変化する主な要因として、絶縁層中又は絶縁層と半導体層の界面における、電荷のトラップが考えられる。例文帳に追加

Charge trapping in an insulating layer or at an interface between the insulating layer and a semiconductor layer is considered as a major factor that the threshold voltage changes. - 特許庁

トラップ膜を有するメモリセルのデータ保持特性の劣化を防止し、信頼性が高い半導体装置を得られるようにする。例文帳に追加

To provide a semiconductor device of high reliability by preventing the data holding characteristics of a memory cell having a trap film from deteriorating. - 特許庁