「回路検証」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

半導体集積回路の検証装置例文帳に追加

VERIFICATION APPARATUS OF SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

半導体集積回路の論理検証方法例文帳に追加

LOGIC VERIFICATION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

半導体集積回路設計検証システム例文帳に追加

SEMICONDUCTOR INTEGRATED CIRCUIT DESIGN VERIFICATION SYSTEM - 特許庁

論理回路のタイミング検証方法例文帳に追加

TIMING VERIFICATION METHOD FOR LOGIC CIRCUIT - 特許庁

論理回路検証システムおよびその制御方法例文帳に追加

LOGIC CIRCUIT VERIFICATION SYSTEM AND ITS CONTROL METHOD - 特許庁

半導体集積回路のマスクレイアウト検証方法例文帳に追加

MASK LAYOUT VERIFICATION METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

半導体集積回路及びその検証方法例文帳に追加

SEMICONDUCTOR INTEGRATED CIRCUIT AND VERIFICATION METHOD THEREFOR - 特許庁

回路検証に関する不都合、問題点あるいはその両方を軽減または解消する回路検証方法、回路検証論理及び回路検証システムを提供すること。例文帳に追加

To provide a circuit verification method, a circuit verification logic, and a circuit verification system for mitigating or dissolving inconveniences, problems or both related to circuit verification. - 特許庁

半導体試験回路及び検証方法例文帳に追加

SEMICONDUCTOR TEST CIRCUIT AND VERIFICATION METHOD - 特許庁

半導体集積回路の検証信号発生装置及びこれを備えた半導体集積回路検証装置、並びに半導体集積回路の検証信号発生方法及びこれを有する半導体集積回路検証方法例文帳に追加

VERIFYING SIGNAL GENERATING DEVICE FOR SEMICONDUCTOR INTEGRATED CIRCUIT, VERIFYING DEVICE FOR SEMICONDUCTOR INTEGRATED CIRCUIT PROVIDED WITH THE SAME, VERIFYING SIGNAL GENERATING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT, AND VERIFYING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT HAVING THE SAME - 特許庁

ＤＭＡＣ回路の論理検証手法例文帳に追加

LOGIC VERIFICATION TECHNIQUE FOR DMAC CIRCUIT - 特許庁

複数のエンジンを利用した回路検証例文帳に追加

CIRCUIT VERIFICATION USING A PLURALITY OF ENGINES - 特許庁

半導体集積回路装置のマスクパターン検証装置例文帳に追加

MASK PATTERN VERIFYING APPARATUS OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE - 特許庁

半導体集積回路の検証方法および検査方法例文帳に追加

VERIFICATION METHOD AND INSPECTION METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

論理等価性検証方法、および擬似論理回路。例文帳に追加

LOGIC EQUIVALENCE VERIFICATION METHOD AND PSEUDO LOGIC CIRCUIT - 特許庁

回路基板のＥＭＩ設計検証方法例文帳に追加

EMI DESIGN VERIFICATION METHOD FOR CIRCUIT BOARD - 特許庁

半導体集積回路装置のレイアウト検証方法例文帳に追加

METHOD OF VERIFYING LAYOUT OF SEMICONDUCTOR INTEGRATED CIRCUIT APPARATUS - 特許庁

論理回路の論理的な等価検証方法及び装置例文帳に追加

LOGICAL EQUIVALENCE VERIFYING METHOD AND DEVICE FOR LOGIC CIRCUIT - 特許庁

半導体集積回路設計検証装置例文帳に追加

SEMICONDUCTOR INTEGRATED CIRCUIT DESIGN VERIFYING DEVICE - 特許庁

半導体集積回路の検証システム例文帳に追加

SYSTEM FOR VERIFYING SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

複数の回路モジュール間の接続検証方法例文帳に追加

METHOD FOR VERIFYING CONNECTION BETWEEN A PLURALITY OF CIRCUIT MODULES - 特許庁

電子回路機能論理検証支援システム例文帳に追加

FUNCTION LOGIC VERIFICATION FOR ELECTRONIC CIRCUIT SUPPORT SYSTEM - 特許庁

回路設計検証システム、方法、及び、プログラム例文帳に追加

CIRCUIT DESIGN VERIFICATION SYSTEM, METHOD, AND PROGRAM - 特許庁

メモリ制御回路の論理検証装置及び方法例文帳に追加

LOGIC VERIFICATION DEVICE AND METHOD OF MEMORY CONTROL CIRCUIT - 特許庁

論理回路の記憶素子検証手法例文帳に追加

STORAGE ELEMENT VERIFICATION METHOD FOR LOGIC CIRCUIT - 特許庁

状態保持回路における状態保全性の検証例文帳に追加

VERIFICATION OF STATE MAINTAINABILITY IN STATE HOLDING CIRCUIT - 特許庁

メモリモデルとプログラムと論理回路検証方法例文帳に追加

MEMORY MODEL, PROGRAM AND LOGIC CIRCUIT VERIFICATION METHOD - 特許庁

論理回路設計検証装置および方法、プログラム例文帳に追加

LOGIC CIRCUIT DESIGN VERIFYING DEVICE AND METHOD AND PROGRAM - 特許庁

回路機能検証方法及びプログラム例文帳に追加

CIRCUIT FUNCTION VERIFICATION METHOD AND PROGRAM - 特許庁

フーリエ変換回路の検証工数を削減すること。例文帳に追加

To reduce verification man-hours of a Fourier transform circuit. - 特許庁

回路記述言語の等価性検証方法例文帳に追加

METHOD FOR VERIFYING EQUIVALENCE OF CIRCUIT DESCRIPTION LANGUAGE - 特許庁

集積回路用論理検証装置および方法例文帳に追加

DEVICE AND METHOD FOR LOGIC VERIFICATION FOR INTEGRATED CIRCUIT - 特許庁

画像表示用論理回路の検証装置例文帳に追加

VERIFICATION DEVICE FOR IMAGE DISPLAY LOGIC CIRCUIT - 特許庁

順序回路等価検証装置、方法及び記録媒体例文帳に追加

DEVICE FOR EQUIVALENCE INSPECTION OF SEQUENTIAL CIRCUIT, ITS METHOD, AND RECORDING MEDIUM - 特許庁

論理回路の記憶素子検証手法例文帳に追加

METHOD FOR VERIFYING STORAGE ELEMENT IN LOGIC CIRCUIT - 特許庁

回路記述生成装置および機能検証方法例文帳に追加

CIRCUIT DESCRIPTION GENERATION DEVICE AND FUNCTION VERIFICATION METHOD - 特許庁

半導体集積回路の検証方法例文帳に追加

METHOD OF VERIFYING SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

半導体集積回路の検証装置例文帳に追加

DEVICE FOR VERIFYING SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

半導体集積回路装置の検証方法例文帳に追加

METHOD FOR VERIFYING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE - 特許庁

集積回路及びその内部信号の検証方法例文帳に追加

INTEGRATED CIRCUIT AND METHOD OF VERIFYING INTERNAL SIGNAL THEREIN - 特許庁

半導体集積回路およびメモリの機能検証方法例文帳に追加

SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD FOR VERIFYING FUNCTION OF MEMORY - 特許庁

集積回路用論理検証装置および方法例文帳に追加

LOGIC VERIFICATION DEVICE AND METHOD FOR INTEGRATED CIRCUIT - 特許庁

回路設計の検証を高速にすること。例文帳に追加

To verify circuit design at high speed. - 特許庁

論理回路検証方法とその装置例文帳に追加

METHOD AND DEVICE FOR VERIFYING LOGIC CIRCUIT - 特許庁

回路検証システムと方法、及びプログラム例文帳に追加

SYSTEM, METHOD AND PROGRAM FOR VERIFYING CIRCUIT - 特許庁